[发明专利]用于集成电路的静电放电电源钳制电路及其控制方法

权利要求书

1.用于集成电路的静电放电电源钳制电路，包括有NMOS晶体管、PMOS晶体管、电阻和由NMOS晶体管与PMOS晶体管组成的反相器，其特征在于：

NMOS晶体管I（1）的栅极连接在电源上，源极与漏极相连；

NMOS晶体管II（2）的栅极与漏极连接在NMOS晶体管I（1）的源极与漏极的连接点上，NMOS晶体管II（2）源极连接在有NMOS晶体管III（3）的漏极上，NMOS晶体管III（3）的源极接地；

PMOS晶体管I（5）与NMOS晶体管V（6）组成反相器I（11），PMOS晶体管III（8）与NMOS晶体管VI（9）组成反相器II（12）,反相器I（11）的输入端连接在NMOS晶体管II（2）的栅极，输出端连接反相器II（12）的输入端， PMOS晶体管I（5）的源极和PMOS晶体管III（8）的源极接电源，NMOS晶体管V（6）的源极和NMOS晶体管VI（9）的源极接地；

NMOS晶体管IV（4）的漏极连接在反相器I（11）的输入端，NMOS晶体管IV（4）的栅极与NMOS晶体管III（3）的栅极一起连接在反相器I（11）的输出端，NMOS晶体管IV（4）的源极接地；

PMOS晶体管II（7）的栅极接在反相器II（12）的输出端，源极接电源，漏极连接在反相器I（11）的输出端；

NMOS晶体管VII（10）的栅极连接在反相器II（12）的输出端，漏极接电源，源极接地；

电阻（13）一端连接在NMOS晶体管VII（10）的栅极，另一端接地。

2.根据权利要求1所述的用于集成电路的静电放电电源钳制电路，其特征在于：所述的NMOS晶体管VII（10）为BigFET晶体管。

3.使用权利要求1所述的用于集成电路的静电放电电源钳制电路进行电路控制的控制方法，其特征在于：

当电路存在静电放电时：

静电放电（ESD）脉冲施加在VDD和VSS之间，具有电容作用的NMOS晶体管I（1）使电路瞬间电压不突变， NMOSII（2）和NMOSIII（3）处于关闭状态，电阻无穷大，NMOSIII（3）的栅电压为低电平，NMOSIII（3）的源漏极电阻作用使反相器I（11）的输入端的电荷泄放缓慢，保持反相器I（11）的输入端电压为高电平，反相器I（11）的输出为低电压，反相器II（12）的输出端为高电压，NMOS晶体管VII（10）的栅节点为高电压，NMOS晶体管VII（10）开启导通，泄放静电放电电流；

当电路正常工作时：

反相器II（12）的输入端为高电平，输出端为低电平，PMOS晶体管II（7）开启，使反相器I（11）的输出端被强制拉高为高电平，NMOS晶体管IV（4）开启，使反相器I（11）的输入端电压强制为低电平，形成正反馈，电阻（13）使NMOS晶体管VII（10）的栅电压为低电平，NMOS晶体管VII（10）关闭，不产生漏电。