[发明专利]改善浅沟槽隔离边缘SiC应力性能的方法在审
申请号: | 201410664594.6 | 申请日: | 2014-11-19 |
公开(公告)号: | CN104409410A | 公开(公告)日: | 2015-03-11 |
发明(设计)人: | 周建华 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 王宏婧 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 改善 沟槽 隔离 边缘 sic 应力 性能 方法 | ||
1.一种改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于包括:
在硅衬底中形成浅沟槽隔离,并且制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件;
其中,在硅衬底中形成进行浅沟槽隔离的步骤包括依次执行的下述步骤:
在硅衬底表面依次淀积垫层二氧化硅层和垫层氮化硅层;
对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽;
在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离主体;
剥离垫层氮化硅层,并剥离垫层二氧化硅层;
在整个硅片上沉积氮化硅层,接着对氮化硅层进行干法刻蚀以便在浅沟槽隔离主体侧壁上形成浅沟槽隔离侧墙。
2.根据权利要求1所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件包括下述步骤:
进行阱注入形成N型阱和/或P型阱;
制作栅极氧化层,执行栅极多晶硅材料的淀积,并进行栅极多晶硅的光刻形成栅极;
通过原子淀积生成的二氧化硅保护层,保护器件的硅表面,减少表面硅的损失。
3.根据权利要求2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件还包括下述步骤:制作第一栅极侧墙;
进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构;
进行锗硅外延生长工艺;
进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构。
制作第二栅极侧墙,第二栅极侧墙包括SiO2层和SiN层;
形成NMOS源漏SiC外延区。
4.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,所述形成NMOS源漏SiC外延区的步骤包括:
形成与浅沟槽隔离邻接的U-型硅凹槽;
在U-型硅凹槽中外延生长SiC。
5.根据权利要求3所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,第一栅极侧墙的材料是SiN。
6.根据权利要求3所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。
7.根据权利要求3所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,第二栅极侧墙包括SiO2层和SiN层。
8.根据权利要求3所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,第二栅极侧墙的形成包括多SiO2和SiN的淀积和刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410664594.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造