[发明专利]改善浅沟槽隔离边缘SiC应力性能的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善浅沟槽隔离边缘SiC应力性能的方法。

背景技术

随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。

上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是双轴应力技术(Biaxial Technique)；另一种是单轴应力技术(Uniaxial Technique)，即应力记忆技术(Stress Memorization Technology)、nCESL及选择性(或嵌入)外延生长硅碳Si C漏源(参见文献“K.W.Ang et a l.,IEDM Tech.Dig.,pp.1069,2004”以及文献“Y.C.Liu et al.,VLSI,pp.44-45,2007”)对NMOSFET的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe、pCESL对PMOSFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能，见图2。

目前，对于SiC外延生长工艺的研究主要集中于如何提高SiC中碳的浓度，碳的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，SiC的形状，SiC漏源接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。

以上所有的研究开发都是基于硅衬底，也就是说，硅衬底提供SiC生长的种子，SiC沿着硅的晶格进行外延生长，但是，半导体工艺中，器件之间通过浅沟槽隔离工艺(ST I)实现电学隔离，ST I中使用二氧化硅进行填充，因此在ST I与有源区边缘，SiC外延工艺会受到ST I的影响，ST I不能够提供足够的硅“种子”，就会出现SiC选择性外延工艺中的左右两侧ST I边缘SiC生长低落甚至缺失。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善浅沟槽隔离边缘SiC应力性能的方法。

为了实现上述技术目的，根据本发明，提供了一种改善浅沟槽隔离边缘SiC应力性能的方法，包括：在硅衬底中形成浅沟槽隔离，并且制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件。

优选地，在硅衬底中形成进行浅沟槽隔离的步骤包括依次执行的下述步骤：在硅衬底表面依次淀积垫层二氧化硅层和垫层氮化硅层；对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽；在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离主体；剥离垫层氮化硅层，并剥离垫层二氧化硅层；在整个硅片上沉积氮化硅层，接着对氮化硅层进行干法刻蚀以便在浅沟槽隔离主体侧壁上形成浅沟槽隔离侧墙。

优选地，制造以浅沟槽隔离隔开的NMOS器件和/或PMOS器件包括下述步骤：进行阱注入形成N型阱和/或P型阱；制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失；制作第一栅极侧墙；进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构；进行锗硅外延生长工艺；进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构。制作第二栅极侧墙，第二栅极侧墙包括SiO2层和SiN层；形成NMOS源漏SiC外延区。

优选地，所述形成NMOS源漏SiC外延区的步骤包括：形成与浅沟槽隔离邻接的U-型硅凹槽；在U-型硅凹槽中外延生长SiC。

本发明优化了浅沟槽隔离的接近度，在形成浅沟槽隔离主体之后，在整个硅片上沉积一层氮化硅层，接着进行干法刻蚀，形成类似于多晶硅栅侧墙的侧墙，称之为浅沟槽隔离侧墙；由于浅沟槽隔离侧墙的引入，使得浅沟槽隔离侧墙会对浅沟槽隔离的边缘侧壁的硅进行保护，从而减少了浅沟槽隔离侧墙处硅的损耗，浅沟槽隔离侧墙留下的硅会比较多，提供了更多的SiC生长所需的“种子”，增强SiC选择性外延生长能力，提高SiC半导体工艺制程能力。

附图说明