[发明专利]储存数据数值在存储单元的方法及存储器

说明书

本发明公开了一种储存数据数值在存储单元的方法及存储器，数据数值包含一第一数据数值和一第二数据数值其中之一，第一数据数值和第二数据数值分别由第一及一第二可编程电阻值范围(programmable resistance ranges)所表示。此方法包括：在一写入周期(cycle)，应用具有一第一验证周期的一第一验证操作及具有一第一写入周期的一第一写入操作以储存第一数据数值在存储单元，或应用具有一第二验证周期的一第二验证操作及具有一第二写入周期的第二写入操作以储存第一数据数值在存储单元，第二验证周期长于第一验证周期，第二写入周期短于第一写入周期。写入周期是短于该第一写入周期及该第二验证周期之和。

技术领域

本发明是有关于一种包含相变化存储器的可编程电阻值存储器，且特别是有关于一种存储器装置的写入周期，用于相变化存储器的交错式写入与验证。

背景技术

有关相变化存储器及其他可编程电阻存储器(programmable resistancememory)，为了将由电阻值范围所代表的数据数值写入存储单元(memory cell)之中，一串的交替验证操作与写入操作可应用于此存储单元。相变化存储器可为位交替(bit-alternative)存储器，其中将第一存储单元设定在第一电阻值范围的验证操作与写入操作，可与将第二存储单元设定在第二电阻值范围的第二验证操作与第二写入操作属于同一个写入周期。为了将由两不同电阻值范围代表的两笔数据数值写入两存储单元之中，两存储单元的验证操作可皆起始于一初始时间，而对此两存储单元的后续写入操作可皆起始于一第二时间，并位于相同的写入周期。然而，依据数据数值，验证操作不是长于就是短于写入操作。如此，对第一存储单元进行较长写入操作之后才进行较短验证操作，需等待对第二存储单元的较长的验证操作结束后，才能起始第一存储单元的较长的写入操作。相仿地，对第二存储单元进行较长验证操作之后才进行较短写入操作，需等待第一存储单元的较长的写入操作结束后，才能起始第二存储单元的较长的写入操作。如此的等待会降低整体的存储器效能。

因此，需要能提供一种方法，当在相同的写入周期之中针对由不同电阻值范围代表的数据数值进行写入时，其能改进整体的存储器效能。

发明内容

提供一种储存数据数值在存储单元之中的方法。此存储单元可在存储器中，例如是相变化存储器，其中多个存储单元储存由不同可编程电阻值范围(programmableresistance ranges)所代表的数据数值。数据数值包含第一数据数值和一第二数据数值其中之一，其分别由一第一及一第二可编程电阻值范围而表示。

本案一实施例中，在一写入周期(cycle)，应用具有一第一验证周期的一第一验证操作及具有一第一写入周期的一第一写入操作以储存第一数据数值在该存储单元，或应用具有一第二验证周期的一第二验证操作及具有一第二写入周期的第二写入操作以储存该第一数据数值在该存储单元，该第二验证周期长于该第一验证周期，该第二写入周期短于该第一写入周期。写入周期是短于第一写入周期及第二验证周期之和。

第一验证周期起始于该写入周期的一初始时间之后而结束于一第一时间延迟之后。该第一写入周期起始于一第二时间延迟之后而结束于一终了时间延迟之前。该第二验证周期起始于该初始时间之后而结束于一第三时间延迟之后，该第三时间延迟长于该第二时间延迟。该第二写入周期起始于一第四时间延迟之后而结束于该终了时间延迟之前。

第一验证周期及第一写入周期是有关于该第一可编程电阻值范围。第二验证周期及第二写入周期是有关于该第二可编程电阻值范围。

包含第一存储单元的多个存储单元被耦接至多条位线，其中该第一验证操作及该第一写入操作是经由这些位线之中的一第一位线(耦接至该第一存储单元)而应用至该第一存储单元。在写入周期，当第一数据数值被储存在第一存储单元之中，通过应用一第二验证操作及一第二写入操作并经由这些位线之中的一第二位线而储存该第二数据数值在这些存储单元之中的一第二存储单元，该第二验证操作具有该第二验证周期，该第二写入操作具有该第二写入周期。