[发明专利]闪存结构、存储阵列及其编程、擦除和读取方法

权利要求书

1.一种闪存结构，其特征在于，包括：半导体衬底、位线结构、字线结构、浮栅结构和控制栅结构；

所述半导体衬底内部具有掺杂阱，所述掺杂阱形成源极和漏极；

所述位线结构包括位线结构一和位线结构二，分别连接漏极和源极；

所述字线结构位于所述位线结构一和位线结构二之间；

所述浮栅结构包括浮栅结构一和浮栅结构二，分别位于所述字线结构和所述位线结构之间；

所述控制栅结构包括控制栅结构一和控制栅结构二，分别位于所述浮栅结构的表面；

所述位线结构、字线结构和浮栅结构均位于所述半导体衬底的表面。

2.根据权利要求1所述的闪存结构，其特征在于，所述字线结构包括：字线介质层和字线；

所述字线介质层位于所述半导体衬底的表面，所述字线位于所述字线介质层的表面。

3.根据权利要求1所述的闪存结构，其特征在于，所述浮栅结构包括：浮栅介质层和浮栅；

所述浮栅介质层位于所述半导体衬底的表面，所述浮栅位于所述浮栅介质层表面。

4.根据权利要求1所述的闪存结构，其特征在于，所述半导体衬底为P型半导体衬底，所述掺杂阱为N阱。

5.根据权利要求1所述的闪存结构，其特征在于，所述控制栅结构包括：控制栅介质层和控制栅；

所述控制栅介质层位于所述浮栅结构的表面，所述控制栅位于所述控制栅介质层的表面。

6.根据权利要求1-5任一项所述的闪存结构，其特征在于，还包括：衬底线结构，位于所述半导体衬底表面。

7.一种存储阵列，其特征在于，包括：呈M行N列排布的存储单元，2N条位线，M≥1，N≥1，且N为8的整数倍，所述存储单元为权利要求1-6任一项所述的闪存结构；

位于第n列存储单元中的位线结构分别连接至所述第n列存储单元中的两条位线，1≤n≤N；

位于同一行存储单元的字线结构连接在一起形成字线，位于同一行存储单元中的控制栅结构连接在一起形成控制栅线。

8.一种权利要求7所述的存储阵列的编程方法，其特征在于，包括：

施加4V-6V的电压至与待编程存储单元中待编程位线结构连接的位线；

施加1μA-5μA的电流至与待编程存储单元中非待编程位线结构连接的位线；

施加8V的电压至所述待编程单元中与所述待编程位线结构相邻的控制栅结构所在的控制栅线；

施加5V的电压至所述待编程单元中与非待编程位线结构相邻的控制栅结构所在的控制栅线；

施加1.5V的电压至所述待编程存储单元的字线结构所在的字线；

施加0V的电压至位于所述待编程存储单元连接的位线；

施加0V的电压至除所述待编程存储单元的控制栅结构所在的控制栅线以外的控制栅线；

施加0V的电压至除所述带编程存储单元的字线结构所在的字线以外的字线。

9.根据权利要求8所述的编程方法，其特征在于，所述待编程位线结构是所述位线结构一和位线结构二中的任一个。

10.一种权利要求7所述的存储阵列的擦除方法，其特征在于，包括:

施加0V的电压至与所述待擦除存储单元连接的位线；

施加-7V的电压至所述待擦除存储单元的控制栅结构所在的控制栅线；

施加8V的电压至所述待擦除单元的字线结构所在的字线；

施加0V的电压至未与所述待擦除单元连接的位线；

施加0V的电压至除所述待擦除存储单元的控制栅结构所在的控制栅线以外的控制栅线；

施加0V的电压至除所述待擦除存储单元的字线结构所在的字线以外的字线。