[发明专利]闪存结构、存储阵列及其编程、擦除和读取方法

说明书

技术领域

本发明涉及存储器技术领域，特别涉及一种闪存结构、存储阵列及其编程、擦除和读取方法。

背景技术

电可擦可编程只读存储器(闪存，Electrically Erasable Programmable Read-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)，闪存不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于闪存的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，Random Access Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。

闪存通常包括译码电路、控制电路以及存储阵列，闪存存储阵列由多个呈阵列排布的存储单元构成。图1是常见的一种闪存存储阵列中相邻两个存储单元的剖面结构示意图。参考图1，所述存储单元包括衬底10、漏极11、源极12、浮栅FG以及字线WL。所述漏极11和源极12形成于所述衬底10的内部，所述漏极11连接位于所述衬底10表面的位线BL，所述源极12连接位于所述衬底10表面的源线SL，所述字线WL位于所述源线SL和所述位线BL之间，所述浮栅FG位于所述字线WL与所述漏极11连接的位线BL之间的衬底表面。

现有技术通常只利用连接同一条源线的一行存储单元保存数据，这导致存储单元的利用率较低，过多的闲置存储单元占用了较大的空间，使得存储单元组成的存储器面积较大，且编程速度较慢。

发明内容

本发明实施例的一个方面所解决的问题是如何减小存储器面积。

本发明实施例的另一方面所要解决的问题是如何提高存储器编程速度。

为解决上述问题，本发明实施例提供一种闪存结构，所述闪存结构包括：包括：半导体衬底、位线结构、字线结构、浮栅结构和控制栅结构；

所述半导体衬底内部具有掺杂阱，所述掺杂阱形成源极和漏极；

所述位线结构包括位线结构一和位线结构二，分别连接漏极和源极；

所述字线结构位于所述位线结构一和位线结构二之间；

所述浮栅结构包括浮栅结构一和浮栅结构二，分别位于所述字线结构和所述位线结构之间；

所述控制栅结构包括控制栅结构一和控制栅结构二，分别位于所述浮栅结构的表面；

所述位线结构、字线结构和浮栅结构均位于所述半导体衬底的表面。

可选的，所述字线结构包括：字线介质层和字线；所述字线介质层位于所述半导体衬底的表面，所述字线位于所述字线介质层的表面。

可选地，所述浮栅结构包括：浮栅介质层和浮栅；所述浮栅介质层位于所述半导体衬底的表面，所述浮栅位于所述浮栅介质层表面。

可选地，所述半导体衬底为P型半导体衬底，所述掺杂阱为N阱。

可选地，所述浮栅结构包括：浮栅介质层和浮栅；所述浮栅介质层位于所述半导体衬底的表面，所述浮栅位于所述浮栅介质层表面。

可选地，所述的闪存结构，还包括：衬底线结构，位于衬底表面。

本发明还提供一种存储阵列，包括：呈M行N列排布的存储单元，2N条位线，M≥1，N≥1，且N为8的整数倍，所述存储单元为权利要求1-6任一项所述的闪存结构；

位于第n列存储单元中的位线结构分别连接至所述第n列存储单元中的两条位线,1≤n≤N；

位于同一行存储单元的字线结构连接在一起形成字线，位于同一行存储单元中的控制栅结构连接在一起形成控制栅线。

本发明还提供一种上述存储阵列的编程方法，包括：

施加4V-6V的电压至与待编程存储单元中待编程位线结构连接的位线；

施加1μA-5μA的电流至与待编程存储单元中非待编程位线结构连接的位线；

施加8V的电压至所述待编程单元中与所述待编程位线结构相邻的控制栅结构所在的控制栅线；

施加5V的电压至所述待编程单元中与非待编程位线结构相邻的控制栅结构所在的控制栅线；

施加1.5V的电压至所述待编程存储单元的字线结构所在的字线；

施加0V的电压至位于所述待编程存储单元连接的位线；

施加0V的电压至除所述待编程存储单元的控制栅结构所在的控制栅线以外的控制栅线；