[发明专利]改善ESD保护能力的SOI NMOS器件及制作方法在审
申请号: | 201410686759.X | 申请日: | 2014-11-25 |
公开(公告)号: | CN104393049A | 公开(公告)日: | 2015-03-04 |
发明(设计)人: | 颜丙勇;杜宏亮 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/265;H01L21/336 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;林彦之 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 改善 esd 保护 能力 soi nmos 器件 制作方法 | ||
1.一种改善ESD保护能力的SOI NMOS器件制作方法,其特征在于,包括以下步骤:
步骤一:提供一SOI衬底,对所述衬底的体区进行阱和沟道的离子注入,并退火;
步骤二:在所述体区上方形成栅极氧化层、栅极和侧墙;
步骤三:使用光刻胶,将漏极以外的区域进行覆盖;
步骤四:以所述漏极区域为注入窗口进行倾斜方向的ESD离子注入,以在靠近所述漏极区域内侧的所述沟道底部局部区域形成ESD离子注入区,并通过所述ESD离子注入区引导ESD触发电流流经体区,以增大电流路径的深度范围和减小触发电压;
步骤五:对漏极和源极区域进行LDD和S/D离子注入,并退火,形成漏极和源极。
2.根据权利要求1所述的改善ESD保护能力的SOI NMOS器件制作方法,其特征在于,步骤三中,利用ESD离子注入掩模来形成光刻胶掩模,将漏极以外的区域进行覆盖,留出漏极区域作为ESD离子注入窗口。
3.根据权利要求1所述的改善ESD保护能力的SOI NMOS器件制作方法,其特征在于,步骤四中,所述ESD离子注入区的一侧靠近所述漏极,另一侧远离所述源极。
4.根据权利要求1所述的改善ESD保护能力的SOI NMOS器件制作方法,其特征在于,步骤四中,进行倾斜方向的ESD离子注入时,通过调整注入倾角和注入能量来控制所述ESD离子注入区的范围。
5.根据权利要求4所述的改善ESD保护能力的SOI NMOS器件制作方法,其特征在于,所述注入倾角为15~30度。
6.根据权利要求1~4任意一项所述的改善ESD保护能力的SOI NMOS器件制作方法,其特征在于,所述ESD离子为硼离子。
7.一种改善ESD保护能力的SOI NMOS器件,包括一SOI衬底,所述衬底上具有体区、栅极和漏极、源极,其特征在于,在靠近所述漏极区域内侧的所述体区的沟道底部局部区域具有通过以所述漏极区域为注入窗口进行倾斜方向的ESD离子注入所形成的ESD离子注入区,所述ESD离子注入区远离所述源极;其中,通过所述ESD离子注入区引导ESD触发电流流经体区,以增大电流路径的深度范围和减小触发电压。
8.根据权利要求7所述的改善ESD保护能力的SOI NMOS器件,其特征在于,所述ESD离子注入区的范围由注入倾角和注入能量决定。
9.根据权利要求7所述的改善ESD保护能力的SOI NMOS器件,其特征在于,所述ESD离子注入区采用注入硼离子形成。
10.根据权利要求7~9任意一项所述的改善ESD保护能力的SOI NMOS器件,其特征在于,所述SOI NMOS器件用于保护SOI GGNMOS、低压SOI CMOS或高压SOI GGLDNMOS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410686759.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种积累型二极管
- 下一篇:介质调制复合交叠栅功率器件
- 同类专利
- 专利分类