[发明专利]一种可实现压控振荡器全工作电压范围振荡的偏置电路

权利要求书

1.一种可实现压控振荡器全工作电压范围振荡的偏置电路，其特征在于可实现压控振荡器全工作电压范围振荡的偏置电路由启动电路、第一级偏置电路和第二级偏置电路组成；可实现压控振荡器全工作电压范围振荡的偏置电路有一个输入端和两个输出端，一个输入端与锁相环中低通滤波器的输出端相连，从锁相环滤波器接收Vc电压；两个输出端与压控振荡器VCO延迟单元的两个输入端相连，分别向压控振荡器VCO延迟单元输出模拟电压vbp和vbn，vbp和vbn为一对斜率变化趋势相反的模拟电压；

第一级偏置电路有两个输入端和一个输出端，一个输入端从锁相环PLL的滤波器模块接收Vc电压、另一个输入端接受启动电路的输出电压Init，输出端输出vbp电压；第一级偏置电路由第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一电容组成；第一级偏置电路所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底连接地VSS；第一PMOS管的栅极Pg1连接第一PMOS管的漏极Pd1、第一NMOS的漏极Nd1、第三NMOS的漏极Nd3和第三PMOS管的栅极Pg3；第二PMOS管的栅极Pg2作为输入端从低通滤波器的输出接收Vc电压，漏极Pd2连接第二NMOS管的漏极Nd2和第四PMOS管的栅极Pg4；第三PMOS管的栅极Pg3连接第一PMOS管的栅极Pg1和漏极Pd1、第一NMOS的漏极Nd1和第三NMOS的漏极Nd3，漏极Pd3连接第四PMOS管的源极Ps4和第五PMOS管的源极Ps5；第四PMOS管的栅极Pg4连接第二PMOS管的漏极Pd2和第二NMOS管的漏极Nd2，漏极Pd4连接第四NMOS管的漏极Nd4和栅极Ng4、第五NMOS管的栅极Ng5，源极Ps4连接第三PMOS管的漏极Pd3和第五PMOS管的源极Ps5；第五PMOS管的栅极Pg5作为输入端接收Vc电压，漏极Pd5连接第五NMOS管的漏极Nd5、第一电容的Ca1信号端、第一NMOS管的栅极Ng1和第二NMOS管的栅极Ng2，并作为输出端输出vbp电压，源极Ps5连接第三PMOS管的漏极Pd3和第四PMOS管的源极Ps4；第三NMOS管的栅极Ng3接收启动电路的Init电压，漏极Nd3连接第一PMOS管的栅极Pg1和漏极Pd1、第一NMOS的漏极Nd1和第三PMOS管的栅极Pg3；第一NMOS管的栅极Ng1连接第五PMOS管的漏极Pd5、第五NMOS的漏极Nd5、第一电容的Ca1信号端和第二NMOS管的栅极Ng2，漏极Nd1与第三NMOS管的漏极Nd3、第一PMOS管的漏极Pd1和栅极Pg1、第三PMOS管的栅极Pg3；第二NMOS管的栅极Ng2连接第一NMOS管的栅极Ng1、第五PMOS管的漏极Pd5、第五NMOS管的漏极Nd5和第一电容的Ca1信号端，漏极Nd2连接第二PMOS管的漏极Pd2和第四PMOS管的栅极Pg4；第四NMOS管的栅极Ng4连接第四NMOS管的漏极Nd4、第四PMOS管的漏极Pd4和第五NMOS管的栅极Ng5，第四NMOS管的漏极Nd4连接Pd4；第五NMOS管栅极Ng5连接第四NMOS管的栅极Ng4和漏极Nd4、第四PMOS管的漏极Pd4，第五NMOS管的漏极Nd5连接第五PMOS管的漏极Pd5，第一NMOS的栅极Ng1、第二NMOS管的栅极Ng2和第一电容的Ca1信号端；第一NMOS管的源极Ns1、第二NMOS管的源极Ns2、第三NMOS管的源极Ns3、第四NMOS管的源极Ns4、第五NMOS管的源极Ns5和第一电容的Cb1信号端接VSS；第一PMOS管的源极Ps1、第二PMOS管的源极Ps2和第三PMOS管的源极Ps3接VDD；

第二级偏置电路有两个输入端和一个输出端，一个输入端与第一级偏置电路输出端相连，接收vbp电压；另一个输入端与启动电路输出端相连，接收Init电压，输出端输出vbn电压；第二级偏置电路由第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管和第二电容组成；第二级偏置电路所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底连接地VSS；第六PMOS管的栅极Pg6连接第六PMOS管的漏极Pd6、第六NMOS的漏极Nd6、第八NMOS的漏极Nd8和第八PMOS管的栅极Pg8；第七PMOS管的栅极Pg7作为输入端接收vbp电压，漏极Pd7连接第七NMOS管的漏极Nd7和第九PMOS管的栅极Pg9；第八PMOS管的栅极Pg8连接第六PMOS管的栅极Pg6和漏极Pd6、第六NMOS的漏极Nd6和第八NMOS的漏极Nd8，漏极Pd8连接第九PMOS管的源极Ps9和第十PMOS管的源极Ps10；第九PMOS管的栅极Pg9连接第七PMOS管的漏极Pd7和第七NMOS管的漏极Nd7，漏极Pd9连接第九NMOS管的漏极Nd9和栅极Ng9、第十NMOS管的栅极Ng10，源极Ps9连接第八PMOS管的漏极Pd8和第十PMOS管的源极Ps10；第十PMOS管的栅极Pg10作为输入端接收vbp电压，漏极Pd10连接第十NMOS管的漏极Nd10、第二电容的Ca2信号端、第六NMOS的栅极Ng6和第七NMOS管的栅极Ng7，并作为输出端输出vbn电压，源极Ps10连接第八PMOS管的漏极Pd8和第九PMOS管的源极Ps9；第八NMOS管的栅极Ng8与启动电路的输出端相连，接收Init电压，漏极Nd8连接第六PMOS管的栅极Pg6和漏极Pd6、第六NMOS的漏极Nd6和第八PMOS管的栅极Pg8；第六NMOS管的栅极Ng6连接第七NMOS管的栅极、第十PMOS管的漏极Pd10和第十NMOS的漏极Nd10，并连接第二电容的Ca2信号端，漏极Nd6连接第八NMOS管的漏极Nd8、第六PMOS管的漏极Pd6和栅极Pg6、第八PMOS管的栅极Pg8；第七NMOS管的栅极Ng7连接第六NMOS管的栅极Ng6、第十PMOS管的漏极Pd10、第十NMOS管的漏极Nd10和第二电容的Ca2信号端；第九NMOS管的栅极Ng9连接第九NMOS管的漏极Nd9、第九PMOS管的漏极Pd9和第十NMOS管的栅极Ng10；第十NMOS管栅极Ng10连接第九NMOS管的栅极Ng9和漏极Nd9、第九PMOS管的漏极Pd9，漏极Nd10连接第十PMOS管的漏极Pd10、第六NMOS的栅极Ng6和第七NMOS管的栅极Ng7、第二电容的Ca2信号端；第六NMOS管的源极Ns6、第七NMOS管的源极Ns7、第八NMOS管的源极Ns8、第九NMOS管的源极Ns9、第十NMOS管的源极Ns10和第二电容的Cb2信号端接VSS；第六PMOS管的源极Ps6、第七PMOS管的源极Ps7和第八PMOS管的源极Ps8接VDD；

启动电路有一个输入端和一个输出端，输入端接收来自第一偏置电路的vbp电压，输出端为第一级偏置电路和第二级偏置电路提供Init电压；

启动电路由第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管和第十四NMOS管组成，启动电路中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底连接地VSS；第十一PMOS管的栅极Pg11连接第十一PMOS管的漏极Pd11和第十一NMOS管的栅极Ng11；第十一NMOS管的栅极Ng11连接第十一PMOS管的漏极Pd11和栅极Pg11，漏极Nd11连接第十二PMOS管的栅极Pg12、第十三PMOS管的栅极Pg13和第十四PMOS管的栅极Pg14；第十二PMOS管的栅极Pg12连接第十三PMOS管的栅极Pg13、第十四PMOS管的栅极Pg14和第十一NMOS管的漏极Nd11，漏极Pd12连接第十三PMOS管的源极Ps13；第十三PMOS管的栅极Pg13连接第十二PMOS管的栅极Pg12、第十四PMOS管的栅极Pg14和第十一NMOS管的漏极Nd11，漏极Pd13连接第十四PMOS管源极Ps14，源极Ps13连接第十二PMOS管的漏极Pd12；第十四PMOS管的栅极Pg14连接第十三PMOS管的栅极Pg13、第十二PMOS管的栅极Pg12和第十一NMOS管的漏极Nd11，漏极Pd14连接第十二NMOS管的漏极Nd12、第十五PMOS管的栅极Pg15和第十三NMOS管的栅极Ng13，源极Ps14连接第十三PMOS管的漏极Pd13；第十二NMOS管的栅极Ng12作为输入端接收第一级偏置电路的输出vbp电压，漏极Nd12连接第十三NMOS管的栅极Ng13、第十四PMOS管的漏极Pd14和第十五PMOS管的栅极Pg15；第十三NMOS管的栅极Ng13连接第十二NMOS管的漏极Nd12、第十四PMOS管的漏极Pd14和第十五PMOS管的栅极Pg15，漏极Nd13连接第十五PMOS管的漏极Pd15、第十六PMOS管的栅极pg16、第十七PMOS管的漏极Pd17和第十四NMOS管的栅极Ng14；第十五PMOS管的栅极Pg15连接第十三NMOS管的栅极Ng13、第十二NMOS管的漏极Nd12和第十四PMOS管的漏极Pd14，漏极Pd15连接第十三NMOS管的漏极Nd13、第十六PMOS管的栅极Pg16、第十七PMOS管的漏极Pd17和第十四NMOS管的栅极Ng14；第十七PMOS管的栅极Pg17连接第十六PMOS管的漏极Pd16和第十四NMOS管的漏极Nd14，漏极Pd17连接第十五PMOS管的漏极Pd15、第十三NMOS管的漏极Nd13、第十六PMOS管的栅极Pg16和第十四NMOS管的栅极Ng14；第十四NMOS管的栅极Ng14连接第十七PMOS管的漏极Pd17、第十五PMOS管的漏极Pd15、第十三NMOS管的漏极Nd13和第十六PMOS管的栅极Pg16，漏极Nd14连接第十六PMOS管的漏极Pd16和第十七PMOS管的栅极Pg17，并作为输出端输出Init电压；第十六PMOS管的栅极Pg16连接第十七PMOS管的漏极Pd17、第十五PMOS管的漏极Pd15、第十三NMOS管的漏极Nd13和第十四NMOS管的栅极Ng14，漏极Pd16连接第十四NMOS管的漏极Nd14和第十七PMOS管的栅极Pg17；第十一NMOS管的源极Ns11、第十二NMOS管的源极Ns12、第十三NMOS管的源极Ns13和第十四NMOS管的源极Ns14接VSS；第十一PMOS管的源极Ps11、第十二PMOS管的源极Ps12、第十五PMOS管的源极Ps15、第十六PMOS管的源极Ps16和第十七PMOS管的源极Ps17接VDD。