[发明专利]接收器有效
申请号: | 201410687616.0 | 申请日: | 2014-11-07 |
公开(公告)号: | CN104363008A | 公开(公告)日: | 2015-02-18 |
发明(设计)人: | 李永胜 | 申请(专利权)人: | 上海兆芯集成电路有限公司 |
主分类号: | H03K5/13 | 分类号: | H03K5/13 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 200120 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 接收器 | ||
1.一种接收器,其特征在于,包括:
一数据延迟电路,将一数据信号作延迟,以产生一延迟数据信号;
一维持时间最佳化电路,包括:
一延迟控制电路,将一时脉信号延迟一延迟时间,以产生一延迟时脉信号,其中该延迟时间根据一校正脉冲信号来进行调整;以及
一校正电路,根据该延迟数据信号的转换边缘和该延迟时脉信号的转换边缘来产生该校正脉冲信号;以及
一D型触发器,其中该D型触发器具有一数据端、一时脉端以及一输出端,该D型触发器的该数据端用于接收该延迟数据信号,该D型触发器的该时脉端用于接收该延迟时脉信号,而该D型触发器的该输出端用于输出一取样信号。
2.根据权利要求1所述的接收器,其特征在于,该延迟数据信号包括一个位,而该校正电路包括一干扰产生电路。
3.根据权利要求2所述的接收器,其特征在于,该干扰产生电路包括:
一上升边缘侦测器,根据该位的上升边缘来产生一第一侦测信号;
一下降边缘侦测器,根据该位的下降边缘来产生一第二侦测信号;
一第一与门,其中该第一与门具有一第一输入端、一第二输入端以及一输出端,该第一与门的该第一输入端用于接收该第一侦测信号,而该第一与门的该第二输入端用于接收该延迟时脉信号;
一第二与门,其中该第二与门具有一第一输入端、一第二输入端以及一输出端,该第二与门的该第一输入端用于接收该第二侦测信号,而该第二与门的该第二输入端用于接收该延迟时脉信号;以及
一第一或门,其中该第一或门具有一第一输入端、一第二输入端以及一输出端,该第一或门的该第一输入端耦接至该第一与门的该输出端,该第一或门的该第二输入端耦接至该第二与门的该输出端,而该第一或门的该输出端用于输出该校正脉冲信号。
4.根据权利要求1所述的接收器,其特征在于,该延迟控制电路包括:
一第一切换器,其中该第一切换器具有一第一端和一第二端,该第一切换器的该第一端耦接至一控制节点,而该第一切换器的该第二端耦接至一直流电压源;
一第二切换器,其中该第二切换器具有一第一端和一第二端,该第二切换器的该第一端耦接至一电流源,而该第二切换器的该第二端耦接至该控制节点;
一电容器,其中该电容器具有一第一端和一第二端,该电容器的该第一端耦接至该控制节点,而该电容器的该第二端耦接至一接地电位;以及
一电压控制延迟电路,将该时脉信号延迟该延迟时间,并产生该延迟时脉信号,其中该延迟时间由该控制节点的一控制电位所决定。
5.根据权利要求4所述的接收器,其特征在于,该延迟控制电路包括:
一计数器,计数一数字,其中每次当该计数器接收到等于高逻辑电平的该校正脉冲信号时,该计数器即增加该数字;以及
一数字控制延迟电路,将该时脉信号延迟该延迟时间,并产生该延迟时脉信号,其中该延迟时间由该数字所决定。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410687616.0/1.html,转载请声明来源钻瓜专利网。