[发明专利]接收器

说明书

本申请是申请日为2014年11月07日、申请号为201410625422.8、发明名称为“维持时间最佳化电路”的申请的分案申请。

技术领域

本发明关于一种维持时间最佳化电路，特别是关于维持时间最佳化电路和包括此电路的接收器。

背景技术

对数字电路而言，“维持时间(Hold-time)”是指在一时脉事件发生后(例如：时脉事件可以指转换边缘，像是一时脉信号的上升边缘或下降边缘)，一数据信号所须要维持在稳定态的最短时间。然而，设计者往往难以适当地设定维持时间。倘若维持时间不足，则数字电路在执行取样时，可能会在错误的数据周期中去撷取信号。反之，若是维持时间太长，则数字电路的设定时间和周期时间都会被拉长，对数字信号的速度亦会造成不利的影响。

发明内容

在较佳实施例中，本发明提供一种维持时间最佳化电路，包括：一延迟控制电路，将一时脉信号延迟一延迟时间，以产生一延迟时脉信号，其中该延迟时间根据一校正脉冲信号来进行调整；以及一校正电路，根据一数据信号的转换边缘和该延迟时脉信号的转换边缘来产生该校正脉冲信号；其中该延迟时脉信号用于取样该数据信号。

在一些实施例中，该数据信号包括一个位(bit)，而该校正电路包括一干扰产生电路。在一些实施例中，该干扰产生电路包括：一上升边缘侦测器，根据该位的上升边缘来产生一第一侦测信号；一下降边缘侦测器，根据该位的下降边缘来产生一第二侦测信号；一第一与门，其中该第一与门具有一第一输入端、一第二输入端以及一输出端，该第一与门的该第一输入端用于接收该第一侦测信号，而该第一与门的该第二输入端用于接收该延迟时脉信号；一第二与门，其中该第二与门具有一第一输入端、一第二输入端以及一输出端，该第二与门的该第一输入端用于接收该第二侦测信号，而该第二与门的该第二输入端用于接收该延迟时脉信号；以及一第一或门，其中该第一或门具有一第一输入端、一第二输入端以及一输出端，该第一或门的该第一输入端耦接至该第一与门的该输出端，该第一或门的该第二输入端耦接至该第二与门的该输出端，而该第一或门的该输出端用于输出该校正脉冲信号。在一些实施例中，该上升边缘侦测器包括：一第二反相器，其中该第二反相器具有一输入端和一输出端，而该第二反相器的该输入端用于接收该位；以及一第三与门，其中该第三与门具有一第一输入端、一第二输入端以及一输出端，该第三与门的该第一输入端用于接收该位，该第三与门的该第二输入端耦接至该第二反相器的该输出端，而该第三与门的该输出端用于输出该第一侦测信号。在一些实施例中，该下降边缘侦测器包括：一第三反相器，其中该第三反相器具有一输入端和一输出端，而该第三反相器的该输入端用于接收该位；以及一或非门，其中该或非门具有一第一输入端、一第二输入端以及一输出端，该或非门的该第一输入端用于接收该位，该或非门的该第二输入端耦接至该第三反相器的该输出端，而该或非门的该输出端用于输出该第二侦测信号。在一些实施例中，该数据信号包括多个位，而该校正电路包括多个干扰产生电路。在一些实施例中，每一所述干扰产生电路包括：一上升边缘侦测器，根据所述位之一的上升边缘来产生一第一侦测信号；一下降边缘侦测器，根据所述位之一的下降边缘来产生一第二侦测信号；一第一与门，其中该第一与门具有一第一输入端、一第二输入端以及一输出端，该第一与门的该第一输入端用于接收该第一侦测信号，而该第一与门的该第二输入端用于接收该延迟时脉信号；一第二与门，其中该第二与门具有一第一输入端、一第二输入端以及一输出端，该第二与门的该第一输入端用于接收该第二侦测信号，而该第二与门的该第二输入端用于接收该延迟时脉信号；以及一第一或门，其中该第一或门具有一第一输入端、一第二输入端以及一输出端，该第一或门的该第一输入端耦接至该第一与门的该输出端，而该第一或门的该第二输入端耦接至该第二与门的该输出端。在一些实施例中，该校正电路还包括一第二或门，该第二或门具有多个输入端和一输出端，该第二或门的所述输入端分别耦接至所述干扰产生电路的所有所述第一或门的所述输出端，而该第二或门的该输出端用于输出该校正脉冲信号。在一些实施例中，该上升边缘侦测器包括：一第二反相器，其中该第二反相器具有一输入端和一输出端，而该第二反相器的该输入端用于接收所述位之一；以及一第三与门，其中该第三与门具有一第一输入端、一第二输入端以及一输出端，该第三与门的该第一输入端用于接收所述位之一，该第三与门的该第二输入端耦接至该第二反相器的该输出端，而该第三与门的该输出端用于输出该第一侦测信号。在一些实施例中，该下降边缘侦测器包括：一第三反相器，其中该第三反相器具有一输入端和一输出端，而该第三反相器的该输入端用于接收所述位之一；以及一或非门，其中该或非门具有一第一输入端、一第二输入端以及一输出端，该或非门的该第一输入端用于接收所述位之一，该或非门的该第二输入端耦接至该第三反相器的该输出端，而该或非门的该输出端用于输出该第二侦测信号。在一些实施例中，该延迟控制电路包括：一第一切换器，其中该第一切换器具有一第一端和一第二端，该第一切换器的该第一端耦接至一控制节点，而该第一切换器的该第二端耦接至一直流电压源；一第二切换器，其中该第二切换器具有一第一端和一第二端，该第二切换器的该第一端耦接至一电流源，而该第二切换器的该第二端耦接至该控制节点；一电容器，其中该电容器具有一第一端和一第二端，该电容器的该第一端耦接至该控制节点，而该电容器的该第二端耦接至一接地电位；以及一电压控制延迟电路，将该时脉信号延迟该延迟时间，并产生该延迟时脉信号，其中该延迟时间由该控制节点的一控制电位所决定。在一些实施例中，当该维持时间最佳化电路已经通电时，该第一切换器即由导通状态切换为断路状态并维持于断路状态，其中每次当该第二切换器接收到等于高逻辑电平的该校正脉冲信号时，该第二切换器即导通，而其中每次当该第二切换器接收到等于低逻辑电平的该校正脉冲信号时，该第二切换器即断开。在一些实施例中，若该控制电位上升，则该延迟时间将缩短。在一些实施例中，该延迟控制电路包括：一计数器，计数一数字，其中每次当该计数器接收到等于高逻辑电平的该校正脉冲信号时，该计数器即增加该数字；以及一数字控制延迟电路，将该时脉信号延迟该延迟时间，并产生该延迟时脉信号，其中该延迟时间由该数字所决定。在一些实施例中，若该数字上升，则该延迟时间将缩短。