[发明专利]一种硅片冗余图形填充方法及产品

说明书

技术领域

本发明属于集成电路领域，尤其涉及集成电路制造工艺中的图形填充方法。

背景技术

在集成电路制造工艺中，通常会在0.25微米以下的工艺需要化学机械研磨时或在刻蚀的层中，加入冗余图形，以此提高化学机械研磨机刻蚀工艺的均一性。如图1所示，现有技术中有效电路周围的冗余填充图形密度都是一样的。但是，填充的冗余图形，特别是距离器件较近或距离走线较近的冗余图形会对器件或走线的电学性能会产生不利影响，从而降低产品良率，因此填充的冗余图形数量应尽可能少，以减少其对电路性能的影响。然而，基于上述考虑的现有填充方法，存在芯片内的密度无法很好平衡的问题，使得芯片内的密度均一性变差，最终还是会影响化学机械研磨或硅片平坦化的均一性。

发明内容

本发明的技术目的之一在于提供一种硅片冗余图形填充方法，以解决上述技术缺陷。该填充方法特征在于：

根据距离硅片上有效电路的距离远近，将冗余图形填充区域分成n个区；

设定n个冗余图形填充区域的填充密度值，原则是，距离有效电路越近的区域填充密度值越小，距离有效电路越远的区域填充密度值越大。

作为本发明的另一技术目的在于提供一种含有冗余图形的硅片，包括硅片，有效电路及冗余图形，其特征在于：根据距离所述有效电路的距离远近，所述冗余图形的填充区域被分为n个区，且距离所述有效电路越近的区域其冗余图形填充密度越小，而距离所述有效电路越远的区域其冗余同行填充密度越大。

本发明的有益效果是：通过对距离有效电路远近不一的区域设定不同的填充密度值，不仅减小了冗余图形对于有效电路的影响，而且还保证了芯片内密度的良好均一性。

附图说明

图1为现有技术填充布局示意图

图2为本发明的具体实施例之一的冗余图形填充布局示意图。

具体实施方式

以下结合附图和具体实施例对本发明作详细描述。但需要指出的是，以下实施例仅是作为对本发明的说明性而非限制性描述，因此任何基于这些具体实施例的其他变异，变型，改进，替换，延伸均应落入本发明的保护范围。

如图2所示，在集成电路制造工艺中，在确定了硅片上有效电路的布局后(有效电路1和有效电路2)，可对周围带冗余填充的区域进行分区，在本实施例中，假定0.2um为设计规则中所允许的冗余图形至有效电路的最小距离，根据距有效电路距离的远近将冗余图形填充区域划分成3个区块，这3个区块至有效电路的距离分别为0.2um～3um、3um～10um和大于10um。再依次分别设定这3个区块的填充密度目标为30％、40％和50％，图中以不同密度的图形表示。如图，离有效电路最近的区块设置为最低的填充密度，30％，最远的区块设置最高的密度，50％，中间的区块填充密度设置为40％。这样填充的效果在于，距离有效电路最近的填充区块对电路的干扰将减小，且芯片内密度均一性增加。

当然，根据实际情况和具体要求，填充区块可以被划分成不同数量，不同形状，按照不同方法密度递增。比如为了更大地增加芯片内密度均一性，可将填充区块分得更细。再比如，区块的形状可以根据有效电路的形状和分布而改变，密度递增可以使有规律地也可以是无规律地。各区块的填充密度目标值可以为一系列给定常数，其值依据工艺需求设定。填充区域到有限电路的距离也可以为一系列给定常数，其值依据工艺需求设定,且应大于等于设计规则中所允许的冗余图形至有效电路的最小距离。