[发明专利]嵌入式碳化硅的制备方法

说明书

技术领域

本发明涉及半导体领域，具体涉及一种嵌入式碳化硅的制备方法。

背景技术

在45纳米及45纳米以下半导体制造流程中，嵌入式碳化硅(Embedded SiC)技术通过在沟道中产生单轴压应力来提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。其具体原理是：通过在Si衬底上刻蚀凹槽，选择性地外延生长SiC层，由于SiC晶格常数与Si不匹配，在垂直沟道方向Si晶格受到压缩产生压应力，而沿沟道方向Si晶格受到拉伸产生张应力。

目前，SiC内的C含量对嵌入式碳化硅技术具有较大的影响。这是因为SiC薄膜中的应变(应力)会随着层厚的增加而增加，当层厚超过某一临界值(h_c)时，SiC将不能形成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生大量缺陷。该临界值(h_c)与薄膜生长条件相关，而薄膜中C浓度是对薄膜生长条件影响最大的因素之一。C组分越大，SiC薄膜厚度的临界值越小。但由于C在Si中的固浓度的限制，目前的业界SiC选择性外延的C的含量为1％～2％。因此，如何改善嵌入式碳化硅技术中碳化硅薄膜的缺陷，是本领域技术人员亟待解决的一个技术问题。

发明内容

本发明提供一种嵌入式氮化硅的制备方法，以解决碳化硅薄膜缺陷较大的问题。

为解决上述技术问题，本发明提供一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽；清洗凹槽表面；原位腐蚀凹槽表面；原子层沉积法在凹槽表面沉积籽晶层；原子层沉积法在籽晶层表面沉积碳化硅薄膜；选择性外延沉积碳化硅，以形成嵌入式碳化硅。通过原子层沉积得到低缺陷和粗糙度良好的硅衬底表面，原子层沉积法在籽晶层表面沉积碳化硅薄膜；得到晶格缺陷良好的SiC薄膜，有助于后续形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。

作为优选，采用SiCoNi预清洗凹槽表面，其在没有电浆和粒子轰击的环境中去除氧化膜，降低了对硅衬底的破坏。

作为优选，使用HCl、Cl₂或HCl与Cl₂的混合气体原位腐蚀凹槽表面，改善凹槽表面的粗糙度，进而降低碳化硅的缺陷。

作为优选，所述原子层沉积法在凹槽表面沉积籽晶层步骤包括：凹槽表面吸附形成SiH₄或Si₂H₆层；使用H₂吹扫衬底表面，使SiH₄或Si₂H₆分解成膜；使用HCl选择性刻蚀去除非衬底区的非晶硅；重复上述步骤直至形成预定厚度的籽晶层。

作为优选，原子层沉积法在籽晶层表面沉积碳化硅薄膜步骤包括：籽晶层表面吸附CH₃SiH₃和SiH₄/Si₂H₆；使用H₂吹扫籽晶层表面，使CH₃SiH₃和SiH₄/Si₂H₆分解成膜；使用HCl选择性刻蚀去除非晶体的碳化硅；重复上述步骤直至形成预定厚度的碳化硅薄膜。作为优选，所述原子层沉积的温度范围为500～660度。

作为优选，所述籽晶层的厚度为所述碳化硅薄膜的厚度为

作为优选，所述碳化硅沉积时温度为525～575摄氏度。

作为优选，对形成有半导体器件的衬底进行刻蚀，形成凹槽步骤包括：在衬底的PMOSFET上形成光阻；对NMOSFET进行干法刻蚀形成凹槽；使用酸槽将光阻去除。

作为优选，去除光阻后，外延前清洗凹槽表面

与现有技术相比，本发明具有以下优点：本发明通过在碳化硅沉积前使用原子层沉积(ALD)方式在凹槽表面生长一层籽晶层(Seed Layer)，得到低缺陷和粗糙度良好的硅衬底表面，使用原子层沉积法在籽晶层表面沉积碳化硅薄膜；可以得到晶格缺陷良好的SiC薄膜，从而能够在后续形成低位错缺陷的嵌入式SiC，进而可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。

附图说明

图1为本发明一具体实施方式中干法刻蚀后凹槽结构示意图；