[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：在半导体衬底上形成栅极堆叠结构；在所述半导体衬底上形成应力层覆盖所述栅极堆叠结构；对所述应力层表面进行臭氧等离子体处理，以在所述应力层表面形成氧化薄层；在所述臭氧等离子体处理后，在所述应力层上形成层间介质层。所述方法能够消除在晶圆进行故障检测时，故障率过高的困扰。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

在制造半导体器件时，可使用应力层在晶体管沟道中引发应力，从而调节沟道中载流子迁移率。互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)结构包括NMOS结构和PMOS结构，对于CMOS结构来说，需要在NMOS结构上沉积具有张应力(tensile stress)的应力层，在PMOS结构上沉积具有压应力(compressive stress)的应力层，应力层通常采用氮化硅制作。

随着半导体结构几何尺寸的减小，高深宽比工艺(High Aspect Ratio Process，HARP)被用来形成层间介质层，以提高层间介质层(inter-layer dielectric，ILD)的间隙填充(gap-fill)性能。相比于高密度等离子体化学气相沉积法(HDP-CVD)而言，高深宽比工艺具有更好的间隙填充能力，并且形成的膜层没有等离子体损伤。

然而，采用高深宽比工艺在上述应力层上形成层间介质层后，无论是在生产线上还是线下，在晶圆进行故障检测(trouble shooting)时，出现故障率过高的困扰，这种困扰在进行颗粒物问题检测时表现得尤为严重。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以在形成位于应力层上的层间介质层后，进行晶圆的故障检测时，消除故障检测时故障率过高的困扰。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

在半导体衬底上形成栅极堆叠结构；

在所述半导体衬底上形成应力层覆盖所述栅极堆叠结构；

对所述应力层表面进行臭氧等离子体处理，以在所述应力层表面形成氧化薄层；

在所述臭氧等离子体处理后，在所述应力层上形成层间介质层。

可选的，所述臭氧等离子体处理中，采用的臭氧流量范围为17000sccm～18000sccm。

可选的，所述臭氧等离子体处理中，采用的处理时间范围为35s～45s。

可选的，所述臭氧等离子体处理中，采用的温度范围为370℃～430℃。

可选的，所述臭氧等离子体处理中，采用的压强范围为4Tott～10Tott。

可选的，所述应力层的材料为氮化硅。

可选的，所述氧化薄层的厚度范围为

可选的，采用高深宽比工艺形成所述层间介质层。

可选的，采用正硅酸乙酯形成所述层间介质层。

可选的，所述应力层具有拉伸应力或者压缩应力。

与现有技术相比，本发明的技术方案具有以下优点：