[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不 断缩小，芯片面积持续增大，互连结构的延迟时间已经可以与器件门延迟时 间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指 电阻，C指电容)延迟显著增加的问题。特别是由于金属布线间电容的影响日 益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键 制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。

互连结构之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具 有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连 电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜 互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路 层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质 代替传统的SiO₂介质已成为满足高速芯片的发展的需要。

然而，现有技术形成的半导体结构的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，提高开口侧壁处 介质层表面接触角，从而提高开口侧壁处介质层的疏水性，提高开口侧壁处 介质层抗腐蚀能力，防止湿法清洗处理对开口侧壁处介质层造成刻蚀，从而 提高半导体结构的击穿电压，改善时间相关电介质问题，优化半导体结构的 可靠性和电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供 基底以及位于基底表面的介质层，所述基底内具有底层金属层；刻蚀所述介 质层，形成贯穿介质层的开口，且所述开口底部暴露出底层金属层表面；对 所述开口侧壁处的介质层进行预修复照射处理，增加开口侧壁处的介质层表 面接触角；在进行所述预修复照射处理之后，对所述开口进行湿法清洗处理； 形成填充满所述开口的导电层。

可选的，在进行所述预修复照射处理后，所述开口侧壁处的介质层表面 的疏水性增强。

可选的，所述预修复照射处理采用的波长为200纳米至1000纳米。

可选的，在进行所述预修复照射处理后，所述开口侧壁处的介质层表面 接触角角度为92度至110度。

可选的，所述湿法清洗处理的刻蚀液体包括氢氟酸溶液或双氧水溶液。

可选的，形成所述导电层的工艺步骤包括：形成填充满所述开口的导电 层，所述导电层还位于介质层表面；去除高于介质层表面的导电层。

可选的，在去除所述高于介质层表面的导电层之后，对所述介质层进行 第二次预修复照射处理。

可选的，采用多道研磨工艺，去除所述高于介质层表面的导电层；且在 每一次研磨工艺之后，对所述介质层进行一次第二次预修复照射处理。

可选的，在进行所述第二次预修复照射处理后，介质层表面的接触角变 大，介质层的疏水性增强。

可选的，所述第二次预修复照射处理采用的波长为200纳米至1000纳米。

可选的，在形成所述开口之前、进行预修复照射处理之后，还包括步骤： 采用含氮等离子体对所述开口进行刻蚀后处理。

可选的，形成所述开口的工艺步骤包括：在所述介质层表面形成第一掩 膜层，所述第一掩膜层内形成有暴露出部分介质层表面的第一凹槽；然后形 成覆盖于第一掩膜层表面以及介质层表面的第二掩膜层，所述第二掩膜层内 形成有第二凹槽，且所述第二凹槽尺寸小于第一凹槽尺寸；以所述第二掩膜 层为掩膜，刻蚀去除部分厚度的介质层；去除所述第二掩膜层；然后以所述 第一掩膜层为掩膜，继续刻蚀所述介质层，直至暴露出底层金属层表面，形 成所述开口。

可选的，所述第一掩膜层的材料为SiN、SiC、SiCN、Ta、Ti、Tu、TaN、 TuN或WN。

可选的，所述第二掩膜层包括有机分布层、位于有机分布层表面的底部 抗反射涂层、以及位于底部抗反射涂层表面的光刻胶层。

可选的，所述介质层的材料为SiO₂、低k介质材料或超低k介质材料。

可选的，在形成所述开口之前，还包括步骤：在所述介质层表面形成钝 化层。

可选的，在所述基底和介质层之间形成有刻蚀停止层。