[发明专利]一种半导体器件及其制造方法

说明书

本发明提供了一种半导体器件的制造方法，包括：提供半导体衬底；在衬底上形成第一半导体层，以及在第一半导体层上依次形成具有第一类型沟道材料的第二半导体层和具有第二类型沟道材料的第三半导体层的叠层；在叠层中形成第一刻蚀槽，并通过第一刻蚀槽去除部分第一半导体层，以形成第一空腔；填充第一刻蚀槽及第一空腔，以分别形成第一介质槽和第一埋层；在叠层中形成第二刻蚀槽，并通过第二刻蚀槽去除剩余的第一半导体层，以形成第二空腔；填充第二刻蚀槽及第二空腔，以分别形成第二介质槽和第二埋层；去除部分区域上的第三半导体层。本发明的方法形成了类SOI的双沟道，具有低成本、漏电小、功耗低、速度快、且集成度高的特点。

技术领域

本发明属于半导体制造领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。

近年来，沟道工程成为一个研究热点，尤其是双沟道工程。对于NMOS器件，引入应变Si作为电子的迁移沟道，对于PMOS器件，引入应变SiGe作为空穴的迁移沟道，从而提高不同载流子的迁移率，提高器件的工作速度。而如何集成具有双沟道的器件成为研究中的重点。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种半导体器件及其制造方法，实现具有双沟道的类SOI器件的集成。

为实现上述目的，本发明的技术方案为：

一种半导体器件的制造方法，包括步骤：

提供半导体衬底；

在衬底上形成第一半导体层，以及在第一半导体层上依次形成具有第一类型沟道材料的第二半导体层和具有第二类型沟道材料的第三半导体层的叠层；

在叠层中形成第一刻蚀槽，并通过第一刻蚀槽去除部分第一半导体层，以形成第一空腔；

填充第一刻蚀槽及第一空腔，以分别形成第一介质槽和第一埋层；

在叠层中形成第二刻蚀槽，并通过第二刻蚀槽去除剩余的第一半导体层，以形成第二空腔；

填充第二刻蚀槽及第二空腔，以分别形成第二介质槽和第二埋层，第一介质槽与第二介质槽首尾相接并构成隔离沟槽；

去除部分区域上的第三半导体层，以形成第一类型器件区域和第二类型器件区域。

可选的，第一刻蚀槽为隔离沟槽的一部分，第二刻蚀槽为隔离沟槽的另一部分。

可选的，第一刻蚀槽和第二刻蚀槽为L型。

可选的，采用外延工艺，在衬底上形成第一半导体层，以及第一半导体层上的叠层。

可选的，所述第一半导体层和第三半导体层具有相同的材料。

可选的，所述衬底为硅衬底，所述第一半导体层和第三半导体层为Ge_xSi_1-x，其中0<x<1，所述第二半导体层为硅。

可选的，在形成第一空腔的步骤中，在通过第一刻蚀槽去除部分第一半导体层的步骤之前，还包括：在第一刻蚀槽的侧壁上形成第一掩盖层；

在形成第二空腔的步骤中，在通过第二刻蚀槽去除剩余的第一半导体层的步骤之前，还包括：在第二刻蚀槽的侧壁上形成第二掩盖层。

此外，本发明还提供了一种半导体器件，包括：

第一类型器件区域和第二类型器件区域，其中：

第一类型器件区域包括：

半导体衬底；