[发明专利]一种半导体接触孔的刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域。具体的涉及一种采用三明治结构的半导体材料作为接触孔刻蚀停止层的刻蚀方法。

背景技术

对于接触孔刻蚀的刻蚀阻挡层的选择多为单一介质的SiN层，业界也有因为对于漏电方面的高要求而采用SiON或者SiN-SiON复合层代替SiN的案例。无论是SiN或者SiON-SiN复合刻蚀阻挡层，在摩尔定律对于芯片面积的不断挤压的压力下，其厚度随着沟道长度一起变小，从而对于层间介质层(ILD)对接触孔蚀刻停止层(CESL)的选择比提出了更高的要求，但是无论是采用PR(光刻胶)或者HM(硬掩膜)等光刻方案，层间介质层(ILD)对于接触孔蚀刻停止层(CESL)的选择比的提高是有极限的，因此当前层出现工艺错失，比如光刻套刻偏差过大或者金属硅化物厚度不够时，则会对浅沟槽隔离结构(STI)和底部硅化物层造成更大的损耗，从而影响对应的诸如击穿电压和接触电阻，造成器件失效。

发明内容

针对现有技术的不足，本发明提供本发明从刻蚀阻挡层重构着眼，采用新型的复合结构的阻挡层以减少浅沟槽隔离结构(STI)和底部硅化物层的损伤。具体技术方案为：

一种半导体接触孔的刻蚀方法，其中：包括如下步骤：

步骤一、提供一基底，所述基底上形成有多个导电结构；

步骤二、于所述基底上形成一覆盖所述基底和导电结构的第一SiN层；

步骤三、于所述第一SiN层上方形成SiO₂层；

步骤四、于所述SiO₂层上方形成第二SiN层；

步骤五、于所述第二SiN层上方沉积形成一SiO₂的ILD层；

步骤六、平坦化所述ILD层，并于所述ILD层表面形成ILD cap层；

步骤七、所述ILD cap层从上而下依次包括有光刻胶层和抗反射涂层，于所述光刻胶层中刻蚀形成接触孔图案；

步骤八、利用所述接触孔图案进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露。

优选地，所述步骤二，和/或所述步骤三，和/或所述步骤四中，采用等离子体增强化学气相沉积工艺，以形成第一SiN层，和/或SiO₂层，和/或第二SiN层，和/或ILD层。

优选地，所述第一SiN层所承受的拉应力或压应力的范围0～10Gpa。

优选地，所述步骤五中，采用高纵深比制程工艺或高密度等离子工艺生成所述ILD层。

优选地，所述步骤六中，所述平坦化为化学机械研磨工艺。

优选地，采用等离子体增强化学气相沉积工艺于所述ILD层表面形成ILD cap层。

优选地，于步骤八中，采用分步刻蚀的方法形成所述接触孔；包括

步骤八一、图案化所述光刻胶层和所述抗反射涂层(BARC)；

步骤八二、以光刻胶层为掩膜，以所述第一SiN层为停止层对所述ILD层进行图案化刻蚀；

步骤八三、灰化剥离所述光刻胶层并移除所述抗反射涂层；

步骤八四、以所述SiO₂层为停止层，图案化刻蚀所述第一SiN层；

步骤八五、以所述第二SiN层为停止层，图案化刻蚀所述SiO₂层；

步骤八六、以所述基底表面为停止层，图案化刻蚀所述第二SiN层。

优选地，所述步骤八四、所述步骤八六中，采用CH₃F气体进行刻蚀。

优选地，所述步骤八五中，采用C₄F₆气体进行刻蚀。

与现有技术相比，本发明的优点是：采用三明治结构的复合刻蚀阻挡层，三明治结构为第一SiN层，SiO₂层和第二SiN硅的的复合阻挡层。避免采用采用的单一介质的SiN或者双层介质，减少基底表面的浅沟槽隔离结构(STI)和底部硅化物层损耗。同时采用CH₃F气体图案化刻蚀第一SiN层、第二SiN层，采用C₄F₆气体图案化刻蚀SiO₂层，刻蚀精确，进一步提高器件的电性能。

附图说明

图1为本发明的接触孔刻蚀前的半导体结构图；

图2为本发明的接触孔刻蚀后的半导体结构图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。