[发明专利]具有低功耗扫描触发器的集成电路

权利要求书

1.一种集成电路，包括第一触发器与第二触发器；其特征在于：

所述第一触发器包括第一多路转接器、第一锁存器和第二锁存器；所述第二触发器包括第二多路转接器、第一逻辑电路、第三锁存器和第四锁存器；

第一多路转接器具有用于接收第一数据输入信号的第一输入端子，用于接收扫描数据输入信号的第二输入端子，用于接收扫描使能信号的选择输入端子，以及用于基于扫描使能信号来输出第一数据输入信号和扫描数据输入信号中的至少一个信号的输出端子；

第一锁存器具有连接到第一多路转接器的输出端子以用于接收第一数据输入信号和扫描数据输入信号中至少一个信号的输入端子，用于接收反相时钟信号的时钟输入端子，以及用于输出中间第一输出信号的输出端子；

第二锁存器具有连接至第一锁存器输出端子以用于接收中间第一输出信号的输入端子，用于接收时钟信号的时钟输入端子，以及用于输出第一输出信号的输出端子；

第二多路转接器具有用于接收第二数据输入信号的第一输入端子，连接至第二锁存器的输出端子以用于接收第一输出信号的第二输入端子，用于接收扫描使能信号的选择输入端子，以及用于基于扫描使能信号来输出第二数据输入信号和第一输出信号中至少一个信号的输出端子；

第一逻辑电路用于在其输出端子处基于时钟信号、扫描数据输入信号、第一输出信号以及扫描使能信号生成第一中间时钟信号；

第三锁存器具有连接至第二多路转接器的输出端子以用于接收第二数据输入信号和第一输出信号中至少一个信号的输入端子，连接至第一逻辑电路的输出端子以用于接收第一中间时钟信号的时钟输入端子，以及用于基于第一中间时钟信号输出中间第二输出信号的输出端子；以及

第四锁存器具有连接至第三锁存器的输出端子以用于接收中间第二输出信号的输入端子，用于接收时钟信号的时钟输入端子，以及用于输出第二输出信号的输出端子，其中第四锁存器基于中间第二输出信号输出第二输出信号。

2.如权利要求1所述的集成电路，其中当第一输出信号的逻辑状态与扫描数据输入信号的逻辑状态相同时，第一逻辑电路使第一中间时钟信号失效。

3.如权利要求2所述的集成电路，其中当第一中间时钟信号失效时，禁用第三锁存器。

4.如权利要求3所述的集成电路，其中当第三锁存器被禁用时，第四锁存器保持第二输出信号的逻辑状态。

5.如权利要求1所述的集成电路，其中第一逻辑电路包括：

异或门，具有连接至第二锁存器的输出端子以用于接收第一输出信号的第一输入端子，连接至第一多路转接器的第二输入端子以用于接收扫描数据输入信号的第二输入端子，以及用于输出第一控制信号的输出端子；

非门，具有用于接收扫描使能信号的输入端子以及用于生成反相扫描使能信号的输出端子；

或门，具有连接至异或门的输出端子以用于接收第一控制信号的第一输入端子，连接至非门的输出端子以用于接收反相扫描使能信号的第二输入端子，以及用于生成第二控制信号的输出端子；以及

与非门，具有用于接收时钟信号的第一输入端子，连接至或门的输出端子以用于接收第二控制信号的第二输入端子，以及用于生成第一中间时钟信号的输出端子。