[发明专利]一种NDC生长控制方法

说明书

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种NDC生长控制方法。

背景技术

近年来，在半导体晶圆制造厂中的半导体晶圆制造流程设备，以下简称“FAB”，通常会用到掺杂碳化硅薄膜(Nitride Doped Silicon Carbide，简称NDC)作为介质阻挡层，其目的在于用介质阻挡层来阻止金属向介质中扩散。

在晶圆制备之后，通常需要进行WAT测试(Wafer Acceptance Test，晶圆允收测试)工艺，即通过探针扎针对晶圆上的每个芯片进行电学参数测量。但是在测量之前因各种客观条件需对测试Lot(批次)进行排货，造成有些Lot的Q-Time时间(Queue Time，即等待时间)过长。若NDC生长厚度不够，则会在暴露过久后会导致大量空洞缺陷问题，无法将晶圆之表面完全覆盖，形成空洞。然而NDC生长厚度过厚会导致WAT测试扎针失败，由于无法精确判断NDC生长厚度的最优值，导致FAB需提供大量的人力物力进行切片实验，进而大大降低了制程能力及FAB产能。

现有NDC制程中只能通过工程师经验对NDC生长厚度实验分析，通过大量的切片实验判断该NDC厚度是否可用：比如在WATQ-Time时间过长时，是否会因为NDC厚度过薄导致空洞缺陷，或由于NDC厚度过厚导致扎针失败。但是该方法大大降低了制程能力及FAB产能。

因此，针对现有技术中的缺陷亟需提供一种新的解决方案，成为本领域技术人员致力于研究的方向。

发明内容

针对上述问题，本发明涉及一种NDC生长控制方法，其特征在于，包括：

步骤S1，选定产品类型，所述产品上生长有所述NDC；

步骤S2，根据所述NDC制程能力进行回归分析；

步骤S3，根据所述回归分析给出的数据变化范围进行灵敏度分析，以确定所述NDC生长厚度的最优解。

上述的方法，其特征在于，还包括提供一用于对所述产品进行检测的探针卡；

利用所述探针卡的最大扎针能力进行测试。

上述的方法，其特征在于，还包括：所述步骤S3中还包括：若给定一所述NDC的生长厚度范围，通过对位于该生长厚度范围的所述NDC的生长厚度进行灵敏度分析，确定在所述生长厚度范围内的所述NDC生长厚度的最优解。

上述的方法，其特征在于，所述回归分析的参数包括NDC生长厚度或晶圆验收测试的等待时间。

上述的方法，其特征在于，所述步骤S2中还包括对晶圆验收测试的等待时间进行回归分析。

上述的方法，其特征在于，还包括：

在进行步骤S1之前针对不同产品进行历史数据整合，然后针对不同产品进行NDC厚度与晶圆验收测试的等待时间建立拟合模型。

上述的方法，其特征在于，所述步骤S2中的回归分析是基于历史数据进行选定项回归分析，或是基于用户给定数据范围及历史数据进行选定项回归分析。

上述的方法，其特征在于，上述方法中还包括：

步骤S4，根据最优解对所述NDC进行制程验证。

上述发明具有如下优点或者有益效果：

综上所述，本发明提出的一种NDC生长控制方法，通过采用上述方法，可以减少NDC制程时延切片时间，工程师可以快速的锁定晶圆验收测试的等待时间对NDC制程缺陷的贡献及等待时间固定情况下NDC制程的最大能力范围，缩小制程时延范围，提高NDC制程能力及晶圆验收测试能力。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明中对NDC生长控制操作流程示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

为解决现有技术中因无法精确判断NDC生长厚度的最优值，导致FAB需提供大量的人力物力进行切片实验，进而大大降低了制程能力及FAB产能的缺陷，本发明提供一种对NDC生长控制方法，如图1所示。

步骤S1，选定我们要测试的产品类型，该产品上具有根据实际工艺操作生长的NDC，各产品上的NDC生长厚度优选各不相同。