[发明专利]半导体器件和包括半导体器件的半导体系统

说明书

一种半导体器件，包括：半导体芯片；穿通电极，其被形成为穿通半导体芯片；两个或更多个金属，其被形成在穿通电极的上部中；凸块，其被形成为接触金属的上部，并且将从外部输入的数据信号供应至金属；检测块，其适于通过将金属的电压电平相互进行比较并且产生判定信号来检测凸块是否与金属耦接；以及信号输出块，其适于向外部输出判定信号。

相关申请的交叉引用

本申请要求2014年1月16日提交的申请号为10-2014-0005545的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种能检测半导体芯片是否与凸块耦接的半导体器件和系统，以及用于驱动半导体器件和系统的方法。

背景技术

已经不断地开发用于半导体集成电路的封装技术来满足用户对于小型化和可靠性的需求。对性能和小型化的要求引发了被开发用于层叠的封装体的各种技术。为了提高半导体器件的集成度，正开发其中多个存储芯片被层叠且封装成单个芯片的三维(3D)技术。在3D技术为穿硅通孔(TSV)方案中，所有的层叠存储芯片经由穿过层叠的存储芯片的硅通孔被彼此电连接。

图1是说明形成在半导体芯片内部的穿硅通孔(TSV)的图。

参见图1，穿硅通孔101利用以下方法被形成为穿过半导体芯片100。通孔被形成在半导体芯片100中，并且硅绝缘层103可以被形成在通孔的周围。能传送电信号的穿通电极可以通过将导电材料105填充在硅绝缘层103的内侧来形成。在下文中，穿硅通孔101被称作为穿通电极。

金属120可以被层叠在穿通电极101的上部上。金属120可以被形成为覆盖穿通电极101的上部，并且可以与半导体芯片100的内部电路电连接。半导体芯片100的内部电路可以从金属120接收经由穿通电极101传送的信号，还可以将信号传送至穿通电极101。凸块140可以被层叠在金属120的上部中，并且与另一个半导体芯片的穿通电极耦接。金属120可以与输入缓冲单元107和输出缓冲单元109耦接。金属120可以与输入缓冲单元107和输出缓冲单元109耦接，而与凸块140是否断开无关。当凸块140和金属120被断开时，浮置数据电压可以被供应至输入缓冲单元107，并且浮置值可以作为最终数据从输出缓冲单元109传送至半导体控制器。

根据现有技术，当凸块和金属断开时，由于它们彼此不正常连接，所以接触金属的半导体芯片由于浮置数据被供应至半导体芯片而可以不正常地操作。因此，会存在基于半导体芯片是否与凸块耦接的半导体芯片的可靠性问题。

发明内容

本发明的示例性实施例涉及一种半导体系统，其可以测试形成在穿通电极的上部中的金属和凸块之间的连通性。

根据本发明的一个实施例，一种半导体器件可以包括：半导体芯片；穿通电极，其被形成为穿过半导体芯片；两个或更多个金属，其被形成在穿通电极的上部上；凸块，其被形成为接触金属的上部，并且将从外部源输入的数据信号供应至金属；检测块，其适于通过比较金属的电压电平并且产生判定信号来检测凸块是否与金属耦接；以及信号输出块，其适于向外部输出判定信号。金属可以被彼此隔离、而不彼此耦接。检测块可以包括：电平设定单元，其适于响应于当金属的电压电平浮置时内部产生的控制信号来将金属的电压电平设定成初始电平；以及电平比较单元，其适于将金属的电压电平相互进行比较、并且输出判定信号。电平设定单元可以包括多个晶体管，多个晶体管与金属电连接，并且当金属的电压电平浮置时将金属的电压电平驱动至初始电平，而当金属的电压电平不浮置时不将金属的电压电平驱动至初始电平。信号输出块可以包括选择单元，其适于响应于基于读取命令而产生的测试模式信号来选择性地输出判定信号；以及输出缓冲单元，其与金属耦接并且将从选择单元输出的信号传送至金属。半导体器件还可以包括输入缓冲块，其与金属耦接并且响应于写入命令而接收数据信号；以及核心块，其适于储存从输入缓冲块输入的数据信号。