[发明专利]一种沟槽型半导体功率器件的制造方法

说明书

技术领域

本发明涉及一种半导体功率器件的制造方法，尤其涉及到一种沟槽型半导体功率器件的制造方法。

背景技术

半导体功率器件(MOS管)的导通电阻和击穿特性是决定产品性能的两个重要指标。而在不影响器件性能的前提下，如何通过改变器件的内部结构和制造工艺来降低成本是设计者最主要的任务。

如图8所示，传统的半导体功率器件，在其终端保护结构中，通常只有P型深阱，由于在P型深阱的外侧底部A处会造成电场密集，从而形成局部大电场，使得器件的可靠性降低。这样，在制作耐压值超过100伏的产品时，P型深阱的外侧底部A处的局部大电场会造成器件提前击穿，反向耐压达不到设计目标值。为此，设计人员在图8所示的半导体功率器件的基础上，增加了至少一个P型深阱，形成图9所示的双P型深阱结构来提高击穿电压。但是，增加P型深阱的数量，就势必会增大芯片的面积，这样就增加了所述半导体功率器件的成本，削弱了其市场竞争力。

发明内容

本发明所要解决的技术问题是：提供一种可以减小芯片面积、从而降低制造成本的沟槽型半导体功率器件的制造方法。

为了解决上述技术问题，本发明采用的技术方案是：沟槽型半导体功率器件的制造方法，其步骤为：

1)在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；

2)在第一主面上通过淀积或热生长形成积淀一层场氧化层；

3)选择性地掩蔽和刻蚀场氧化层，形成环绕半导体基板中心的场氧化层；

4)在第一主面上淀积硬掩膜层，光刻出硬掩膜刻蚀区域，并刻蚀硬掩膜层，形成用于沟槽刻蚀的硬掩膜；

5)刻蚀第一主面，形成单胞沟槽、分压沟槽和栅极引出槽；

6)在所述的单胞沟槽、分压沟槽和栅极引出槽内壁上生长绝缘氧化层；

7)去除所述半导体基板第一主面上的硬掩膜以及单胞沟槽、分压沟槽和栅极引出槽各自内壁的绝缘氧化层；

8)在单胞沟槽、分压沟槽和栅极引出槽各自内壁上生长绝缘栅氧化层；

9)在第一主面上、单胞沟槽、分压沟槽和栅极引出槽内同时淀积导电多晶硅；

10)刻蚀导电多晶硅；去除第一主面上的导电多晶硅；

11)在第一主面上注入第二导电类型杂质离子，通过热处理形成第二导电类型层；

12)在第一主面的相应位置光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；

13)在第一主面上积淀绝缘介质层；

14)光刻引出孔区域，刻蚀绝缘介质层，在第一主面上形成引出孔；

15)在第一主面上及引出孔内淀积金属层，光刻出引线区域，刻蚀形成金属引线；

16)在第二主面上进行基板研磨并淀积金属，形成所述半导体功率器件的背面电极。

在所述的步骤14)中，在刻蚀绝缘介质层后，刻蚀引出孔区域的单晶硅，并注入第二导电类型杂质。

本发明的有益效果是：本发明所述的制造方法，分压沟槽和单胞沟槽同时形成，不需要增加额外的工艺步骤，从而降低了整个器件的制造成本。采用该制造方法制得的沟槽型半导体功率器件，在终端P阱即终端保护区的P阱中设置了浮置的分压沟槽，在反向耐压时，该分压沟槽可同时承受一定的压降，从而减少了P阱的压降和P阱外侧底部的电场强度，提高了器件的可靠性，且在100V耐压以上的沟槽型半导体功率器件中并不需要增加P阱的数量，从而降低了芯片的面积约30～70％，降低了整个器件的材料成本。

附图说明

图1为N沟槽型功率MOS器件的结构示意图。

图2为半导体基板的局部剖视结构示意图。

图3为在第一主面上选择性地积淀场氧化层之后的局部结构示意图。

图4为在第一主面上刻蚀出单胞沟槽、分压沟槽和栅极引出槽，在单胞沟槽、分压沟槽和栅极引出槽内同时淀积导电多晶硅，在第一主面上选择性地注入第二导电类型杂质离子，通过热处理形成第二导电类型层之后的局部结构示意图。

图5为选择性地光刻出第一导电类型杂质的注入区域，并注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层的局部结构示意图。

图6为在第一主面上积淀绝缘介质层，然后，光刻引出孔区域，刻蚀绝缘介质层，在第一主面上形成引出孔的局部结构示意图。

图7为图1的A-A剖视方向的局部结构示意图。