[发明专利]一种提高外延晶体质量的外延生长方法有效
申请号: | 201410720665.X | 申请日: | 2014-12-01 |
公开(公告)号: | CN104485399A | 公开(公告)日: | 2015-04-01 |
发明(设计)人: | 商毅博 | 申请(专利权)人: | 西安神光皓瑞光电科技有限公司 |
主分类号: | H01L33/00 | 分类号: | H01L33/00;C30B25/16;C30B29/40;H01L33/32 |
代理公司: | 西安智邦专利商标代理有限公司 61211 | 代理人: | 胡乐 |
地址: | 710100 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 提高 外延 晶体 质量 生长 方法 | ||
技术领域:
本发明属于半导体电子器件制备技术,特别涉及一种新的生长LED外延生长方法。
背景技术:
作为第三代半导体材料的代表,GaN材料具有禁带宽度大、耐高温等诸多优异性能。因此,GaN半导体器件在光显示、光存储、激光打印、白光照明以及医疗和军事等领域都具有广阔应用。其中最引人注目的是利用GaN基发光二极管(LED)加上荧光粉合成白光实现白光照明。
目前大多采用MOCVD设备在蓝宝石衬底上生长GaN,然而,蓝宝石衬底和GaN材料的晶格常数存在较大的失配(16%),导致蓝宝石衬底上生长GaN晶体具有很高的位错密度,晶体质量很差,造成载流子泄漏和非辐射复合中心增多等不良影响,使得器件内量子效率下降。随着工艺的不断改进,人们开始采用图形化衬底技术(PSS),即通过在蓝宝石衬底表面制作具有细微结构的图形,改变GaN的生长过程,人为的在衬底表面制造周期性的成核中心,能有效抑制材料中位错的生成,提高晶体质量,使器件的内量子效率得到提升。
例如,先以锥形PSS作为生长基底,低温生长缓冲层;然后高温生长U-GaN层,生长厚度保证U-GaN层完全覆盖PSS图形;再依次生长掺杂SiH4的n-GaN层、多量子阱有源层、掺杂p型AlGaN阻挡层、掺杂p型GaN层,最后在氮气氛围下退火。
不过,目前人为制造的成核中心虽然一定程度上减少了位错的生成,但在PSS图形之间区域仍存在大量位错(如图1),这是由蓝宝石衬底材料和GaN材料之间的巨大晶格失配造成的。
发明内容:
本发明提出一种新的LED外延生长方法,能有效提升LED外延的晶体质量。
本发明的解决方案如下:
该外延生长方法,包括以下步骤:
1)以锥形PSS作为生长基底,低温生长第一缓冲层;
2)高温生长第一U-GaN层,生长厚度应保证第一U-GaN层未完全覆盖PSS图形,即有PSS尖部高出第一U-GaN层表面;
3)在NH3环境中进行高温退火,然后降至低温,再生长第二缓冲层;
4)高温生长第二U-GaN层,生长厚度应保证第二U-GaN层完全覆盖PSS图形;
5)依次生长掺杂SiH4的n-GaN层、多量子阱有源层、掺杂p型AlGaN阻挡层、掺杂p型GaN层,最后在氮气氛围下退火。
以上所称的“高温”、“低温”在本领域是具有明确意义的技术术语。
基于上述方案,本发明还进一步作如下优化限定:
第一U-GaN层厚度为0.5um-2.0um,第二缓冲层厚度为5nm-40nm,第二U-GaN层厚度为1.0um-2.0um。
步骤3)中退火温度为1000℃-1200℃,时间为1min-10min。
第一缓冲层和第二缓冲层均为AlxGa1-xN,0≤x≤1。即X=0时,第一缓冲层和第二缓冲层为GaN;x=1时,缓冲层为AlN;x在0到1之间时,缓冲层为AlGaN。
采用上述外延生长方法制得的LED外延片,包括锥形PSS基底、缓冲层、U-GaN层、掺杂SiH4的n-GaN层、多量子阱有源层、掺杂p型AlGaN阻挡层以及掺杂p型GaN层;相比现有的LED外延片结构,其特殊之处是:所述缓冲层和U-GaN层整体上分为依次生长的第一缓冲层、第一U-GaN层、第二缓冲层以及第二U-GaN层,其中第一U-GaN层未完全覆盖PSS图形,第二U-GaN层完全覆盖PSS图形。
本发明具有以下有益效果:
1、生长完U-GaN-1之后在NH3环境中对样品进行退火,在高温中,U-GaN-1表面界面能较大的晶粒发生解吸附,表面原子出现迁移重组现象,使U-GaN-1的缺陷减少,表面变平整。
2、厚度较薄的U-GaN-1保留了部分PSS图形在GaN膜层外,为后续的buffer-2和U-GaN-2外延生长提供周期性的成核中心,提高晶体质量。
3、在U-GaN-1层上生长buffer-2层,相比于在蓝宝石衬底上生长的buffer-1层,在GaN材料基底上生长的buffer-2层能提供具有更少缺陷、更小内应力和更少晶体取向差异的晶粒。从而为后续生长的U-GaN-2提供更好的基础,有效减小晶体的缺陷密度,提高晶体质量。
附图说明:
图1为现有技术在PSS图形之间区域造成大量位错的示意图。
图2为本发明的LED的外延整体结构图。
具体实施方式:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安神光皓瑞光电科技有限公司,未经西安神光皓瑞光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410720665.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:LED芯片及其制作方法
- 下一篇:一种用于荧光粉涂覆的模具