[发明专利]一种片上RAM内建自测试方法及电路

说明书

技术领域

本发明涉及芯片检测领域，尤其涉及一种片上RAM内建自测试方法及电路。

背景技术

随着集成电路产品中随机存取存储器(Random-Access Memory，RAM)规模越来越大，集成度越来越高，在生产制造过程中不可避免会出现越来越多和越来越复杂的RAM物理缺陷。带有失效存储单元的芯片将引起产品级不可预估的错误，致使纠正成本骤增。因此在晶元(Wafer)阶段对RAM存储器进行高覆盖率的测试和筛选成为芯片全生命周期中重要的一环。而如何通过Wafer测试快速定位缺陷单元，提高检测覆盖率，进而减少测试时间，提高测试效率，是在芯片设计之初需要深入分析和解决的问题。

现有技术的RAM内建自测试(Built-in Self Test，BIST)电路常用的检测算法是March LR算法。该算法具有检测速度较快的特点，而且在检测单一单元的故障和耦合故障上也能达到一定的覆盖率，目前已成为业界主流的测试算法。

要对故障进行分析，首先介绍故障原语。故障原语的形式为<S/F/R>,S表示敏化操作序列，F表示故障行为，R表示读操作的结果。对于故障，由两个基本的组成部分，即对存储单元的操作和相应单元的故障。如果一组操作序列能够让故障单元表现出故障的状态，我们称之为“敏化操作序列”S(Sensitizing operation sequence)。被检测单元表现出的故障我们称之为“故障行为”F(Fault behavior)。为了定义一种故障，必须要有敏化操作序列S，以及与之对应的故障行为F，当敏化序列为读操作的时候，还应该有敏化序列的读取结果R(Result)，这三个元素构成了故障源于<S/F/R>，其中S包括(0,1,0w0,1w1,0w1,1w0,r0,r1),分别表示敏化操作序列为状态0，状态1，0状态写0,1状态下写1，0状态下写1,1状态下写0，读取状态0，读取状态1；F包括(0,1，↑，↓)，其中“↑”表示状态0至状态1的上升转变，“↓”表示状态1至状态0的下降转变。R包括(0,1，-)，如果S不是读操作，那么S为“-”。

有了故障原语，就可以建立并描述故障模型。根据敏化序列的操作次数可以将故障分为静态故障以及动态故障。如果操作次数小于等于1，则称为静态故障，否则称为动态故障。根据敏化序列中涉及到的单元个数可分为“单一单元故障”和“多单元故障”(也可以成为耦合故障)。其中，单一单元静态故障是存储器中最经常出现的故障类型。其中又可以分为：状态故障模型，转换故障模型，写干扰故障模型，读破坏故障模型，伪读破坏故障模型，错误读故障模型。

现有的RAM BIST检测电路，采用March LR算法对单一单元的静态故障进行检测。传统的March LR算法实现方式如下：

其中，Mi表示上述实现方式中的第i个March元素。表示按照地址升序方式进行测试，表示按照地址降序方式进行测试。r0表示进行读0操作，r1表示进行读1操作，w0表示进行写0操作，w1表示进行写1操作。

上述算法的具体执行过程如下：(1)对RAM进行由地址从最小到最大的写全0操作，即M0；(2)由RAM最大地址开始进行读操作，读出结果与0进行比较，并将读取后的地址写全1，一直到RAM的最小地址，即M1；(3)对RAM进行由地址最小到最大的读写操作，每个地址操作顺序为：先读数据，读取结果与1进行比较，然后对该地址写全0，再读取RAM数据与全0比较，然后再写全1，即M2；(4)对RAM由最小地址到最大地址进行读数，并将读取数据与全1比较，然后将该地址写0，即M3；(5)对RAM进行由地址最小到最大的读写操作，每个地址操作顺序为：先读取，读出数据与全0比较，然后再对该地址写全1，之后读出数据，与全1比较，最后写全0，即M4；(6)对RAM进行由地址从最小到最大的读取，读出结果与全0比较，即M5。其中，当此过程中读出数据与期望数据不一致的时候，认为RAM的读取或者写入发生故障，即RAM的检测未通过。如果比较结果全部一致，则RAM检测通过。

虽然采用上述March LR算法对单一单元的静态故障具备一定覆盖率，但不能实现全面检测。