[发明专利]协同设计倒装芯片以及硅中介层的方法

说明书

技术领域

本发明有关于一种芯片封装设计方法，特别是有关于一种协同设计(co-designing)倒装芯片(flip-chip)以及硅中介层(interposer)的方法。

背景技术

随着技术的进步，以硅中介层为基础的三维(3D)集成电路(也称为2.5D集成电路等)成为最有希望的解决方案，以增强系统性能、降低耗电以及支持异构集成(heterogeneous integration)。

硅中介层不是一个具体的封装类型，例如系统级封装(System in Package，SiP)或是堆叠式封装(Package on Package，POP)。硅中介层可以是较大的晶粒(die)，以作为多晶粒的载体。以硅中介层为基础的技术可将多个晶粒连接于硅中介层，然后硅中介层可安装于封装内。一般来说，在高速应用中以硅中介层为基础的技术是主要的选择，因为其具有下列优点：减少信号长度、异构集成、增加系统单芯片(System on Chip，SOC)的产品成品率等。为了增加这些优点，输入/输出接合垫(I/O pad)不仅沿着晶粒边缘放置(即周围-输入/输出倒装芯片(peripheral-I/O flip-chip))，也可在晶粒的整个区域(即区域-输入/输出倒装芯片(area-I/O flip-chip))。

在传统的设计流程中，倒装芯片通常独立设计的，然后再放置在硅中介层上，并最后使用芯片内连接来在硅中介层的重分布层(Re-Distribution Layer，RDL)上进行绕线(route)。传统的流程可能会遇到不合适的硅中介层微凸点(bump)分配(assignment)，因此在芯片内绕线需要相当大的额外努力，例如电流-电阻压降(IR drop)。

因此，需要能同时考虑硅中介层以及安装在该硅中介层上的多个倒装芯片。

发明内容

有鉴于此，本发明提供一种协同设计倒装芯片以及硅中介层的方法。

依据本发明一实施方式，提供一种协同设计倒装芯片以及硅中介层的方法，包括：得到关于倒装芯片的多个输入/输出接合垫、多个电源接脚以及多个电流-电阻限制条件的信息；根据所述信息，执行凸块规划程序，以得到所述倒装芯片的多个微凸块的总数量，并根据所述倒装芯片的所述微凸块的凸块布局而得到所述倒装芯片的每一所述电源接脚的最小电导；根据所述倒装芯片的所述电源接脚的所述最小电导，执行芯片-硅中介层绕线程序，以得到所述倒装芯片的重分布层绕线以及所述硅中介层的硅中介层绕线。

依据本发明另一实施方式，提供一种协同设计倒装芯片以及硅中介层的方法，包括：得到关于倒装芯片的多个输入/输出接合垫、多个电源接脚以及多个电流-电阻限制条件的信息；根据所述信息，执行凸块规划程序，以得到对应于所述倒装芯片的所述电源接脚的所述倒装芯片的多个电源凸块的最小数量，以及将所述倒装芯片的所述电源凸块的功率密度一致化，以得到所述倒装芯片的每一所述电源接脚的最小电导以及所述倒装芯片的微凸块的凸块布局；以及根据所述倒装芯片的所述电源接脚的所述最小电导以及所述凸块布局，执行芯片-硅中介层绕线程序，以得到流量网络，以及根据所述流量网络，以得到所述倒装芯片的重分布层绕线以及硅中介层的硅中介层绕线。

依据本发明又一实施方式，提供一种协同设计倒装芯片以及硅中介层的方法，包括：得到多个倒装芯片中关于每一所述倒装芯片的多个输入/输出接合垫、多个电源接脚以及多个电流-电阻限制条件的信息；根据所对应的信息，分别得到每一所述倒装芯片的多个电源凸块的最小数量；将每一所述倒装芯片的所述电源凸块的功率密度一致化，以分别得到所对应的所述倒装芯片的每一所述电源接脚的最小电导以及所对应的所述倒装芯片的微凸块的凸块布局；根据每一所述倒装芯片的所述电源接脚的所述最小电导以及所对应的所述凸块布局，分别建立流量网络；根据全部的所述流量网络，分别得到每一所述倒装芯片的所述电源凸块的凸块分配；根据所对应的所述凸块分配，分别得到每一所述倒装芯片的重分布层绕线；以及根据全部的所述重分布层绕线，得到硅中介层的硅中介层绕线。

本发明所提供的协同设计倒装芯片以及硅中介层的方法，可以提供双向的倒装芯片系统设计流程，能够加快设计周期、提高设计质量以及降低设计成本。

对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。

附图说明

图1为芯片-硅中介层结构。

图2为图1中芯片-硅中介层结构的绕线的俯视图。