[发明专利]具有片状重分布结构的电子组件

说明书

本发明涉及具有片状重分布结构的电子组件。一种电子组件，包括包含至少部分地覆盖有导电材料的电绝缘内核结构的导电芯片载体、均具有附于芯片载体的第一主表面的至少一个电子芯片，以及附于至少一个电子芯片的第二主表面并且被配置用于电连接至少一个电子芯片的第二主表面与芯片载体的片状重分布结构。

技术领域

各种实施例大体上涉及电子组件、制造电子组件的方法和半成品。

背景技术

安装在诸如引线框架之类的芯片载体上、通过从芯片延伸到芯片载体的接合线电连接并且模制在封装内的常规电子芯片可能在封装内遭受其隔热。另外，这样的常规方法在将要建立涉及多个电子芯片的复杂电子电路时可能达到其极限。特别地，通过多个接合线对这样的电子芯片的布线可能涉及由接合线的高电感引起的在冷却效率和电子工件（artifact）方面的缺陷。

特别地，用于功率半导体的常规封装使用用于接触电子芯片（诸如绝缘栅双极型晶体管芯片、续流二极管等）的线接合技术。结果，外壳和芯片载体构造被配置用于二维几何结构。

发明内容

可能存在提供以简单处理架构并且以高性能制造电子组件的可能性的需要。

根据示例性实施例，提供一种电子组件，其包括包含至少部分地覆盖有导电材料的电绝缘内核（core）结构的导电芯片载体、均具有附于芯片载体的第一主表面的至少一个电子芯片，以及附于至少一个电子芯片的第二主表面并且被配置用于电连接（特别地，直接地（即没有中间组件），或者间接地（即经由一个或多个中间组件））至少一个电子芯片的第二主表面与芯片载体的片状（sheet-like）重分布结构。

根据另一示例性实施例，提供一种制造电子组件的方法，其中所述方法包括提供包括至少部分地覆盖有导电材料的电绝缘内核结构的导电芯片载体、将多个电子芯片的第一主表面附于芯片载体、将片状重分布结构附于电子芯片的第二主表面，以及将片状重分布结构配置（例如通过添加结构）用于电连接电子芯片的第二主表面与芯片载体。

根据又一示例性实施例，提供一种电子组件，其包括包含至少部分地覆盖有导电材料的电绝缘内核结构的导电芯片载体、均具有附于芯片载体的第一主表面的多个电子芯片，以及附于多个电子芯片的第二主表面并且被配置用于电连接多个电子芯片的第二主表面与芯片载体的片状重分布结构，其中多个电子芯片的相应一个的第一主表面和/或芯片载体的对应芯片接触表面以这样的表面配置形成使得：作为表面配置的结果，第一主表面的一部分直接接触芯片接触表面的对应部分以提供电接触，并且第一主表面的另一部分关于芯片接触表面的另一部分布置，以便将其它部分彼此电去耦（electrically decouple）。

根据又一示例性实施例，提供一种电子组件，其包括包含至少部分地覆盖有导电材料的电绝缘内核结构的导电芯片载体、均具有附于芯片载体的第一主表面的多个电子芯片、附于多个电子芯片的第二主表面并且被配置用于电连接多个电子芯片的第二主表面与芯片载体的片状重分布结构，以及将芯片载体与至少一个电子芯片间隔并且电连接芯片载体与至少一个电子芯片的至少一个接触垫的导电间隔物（spacer）。

根据又一示例性实施例，提供一种用作用于形成多个电子组件的基础的半成品，其中半成品包括均具有第一主表面和相对的第二主表面的多个电子芯片，以及附于多个电子芯片的第二主表面使得多个电子芯片的第一主表面保持至少部分地暴露成附于芯片载体的片状重分布结构（其可能提供用于与电子芯片的基本上二维耦合，并且其可以例如体现为PCB、DCB、夹片（clip）或金属箔的单个化（singularized）段），其中重分布结构被配置为具有均被配置用于容纳电子芯片的相应子组的多个凹陷的导电片，其中凹陷是通过长方形壁分离的长方形沟。