[发明专利]一种多路SMII信号到一路MII信号的复用方法及系统

权利要求书

1.一种多路SMII信号到一路MII信号的复用方法，用以在FPGA中接收多路SMII信号、串并转换以及发送为一路MII信号，其特征在于，包括以下步骤：

1)FPGA接收多路SMII信号，在每一路中分别通过串并转换器转换为并行信号，并将其写入接收处理模块的两个缓冲区中；

2)FPGA分别读取每一路接收处理模块的缓冲区中的并行信号；

3)通过MII信号接口的逻辑发送电路发送每一路中读取到的并行信号。

2.根据权利要求1所述的一种多路SMII信号到一路MII信号的复用方法，其特征在于，所述的步骤1)包括以下步骤：

11)FPGA上电，判断复位信号R是否为1，若R为1，则寄存器信息初始化，返回步骤11)，若R不为1，则进行步骤12)；

12)判断时钟信号S是否为上升沿，若是，则进入步骤13)，若否，则返回步骤12)；

13)判断同步信号C是否为1，若是，则位计数器W清零，进行步骤14)，若否，则进行步骤16)；

14)开始接收数据，判断当位计数器W数据值为2时，接收到的状态信号D是否为1，若是，则接收到的信号为信息，进行步骤15)，若否，则接收到的信号为状态，丢弃接收到的信号，返回步骤13)；

15)判断缓冲区标志F是否为1，若是，则向缓冲区0写入信息，地址指针P0自加1，返回步骤11)，若否，则向缓冲区1写入信息，地址指针P1自加1，返回步骤11)；

16)判断位计数器W的值是否为0，若是，则开始接收一个SMII数据串，进行步骤17)，若否，则位计数器W的值自加1，进行步骤18)；

17)判断检测信号B的值是否为1，若是，则继续接收SMII数据串的IP帧，并且设置接收状态信号D的值为1，返回步骤11)，若否，则SMII数据串的一个IP帧接收结束，进行步骤19)；

18)当接收状态信号D为1时，接收SMII数据信号；

19)设置接收状态信号D的值为0，并判断缓冲区标志F是否为1，若是，则将地址指针P1写入到帧长度寄存器L1中，同时P1清0，缓冲区标志F置0；若否，则将地址指针P0写入到帧长度寄存器L0中，同时P0清0，缓冲区标志F置1，输出使能置1，返回步骤11)。

3.根据权利要求1所述的一种多路SMII信号到一路MII信号的复用方法，其特征在于，所述的步骤2)包括以下步骤：

21)FPGA上电，判断复位信号R是否为1，若R为1，则寄存器信息初始化，返回步骤21)，若R不为1，则进行步骤22)；

22)判断时钟信号S是否为上升沿，若是，则进入步骤23)，若否，则返回步骤22)；

23)判断输出使能信号e是否为1，若是，则使能缓冲区内的信息可读，进行步骤24)，若否，则使能缓冲区内的信息不可读，读地址指针P清零，返回步骤21)；

24)判断缓冲区标志F是否为1，若是，则读取缓冲区0的信息，进行步骤25)，若否，则读取缓冲区1的信息，进行步骤27)；

25)判断读时钟信号H是否为1，若是，则输出当前指针下的高4位数据，读地址指针P自加1，若否，则输出当前指针下的低4位数据，进行步骤26)；

26)判断读地址指针P是否与帧长度L相等，若是，则当前IP帧的信息已经读取完成，读地址指P针清0，缓冲区标志F置1，输出使能e置1，并返回步骤21)，若否，则返回步骤25)；

27)判断读时钟信号H是否为1，若是，则输出当前指针下的高4位数据，读地址指针P自加1，若否，则输出当前指针下的低4位数据，进行步骤28)；

28)判断读地址指针P是否与帧长度L相等，若是，则当前IP帧的信息已经读取完成，读地址指P针清0，缓冲区标志F置0，输出使能e置1，并返回步骤21)，若否，则返回步骤25)。