[发明专利]一种多路SMII信号到一路MII信号的复用方法及系统

说明书

本发明涉及一种多路SMII信号到一路MII信号的复用方法，包括以下步骤：1)FPGA接收多路SMII信号，在每一路中分别通过串并转换器转换为并行信号，并将其写入接收处理模块的两个缓冲区中；2)FPGA分别读取每一路接收处理模块的缓冲区中的并行信号；3)通过MII信号接口的逻辑发送电路发送每一路中读取到的并行信号。与现有技术相比，本发明具有功能强大、适用性广、可移植性强等优点。

技术领域

本发明涉及通信领域，尤其是涉及一种多路SMII信号到一路MII信号的复用方法及系统。

背景技术

MII，即媒体独立接口，是IEEE-802.3定义的以太网行业标准，用于FastEthernetMAC-block与各种类型的PHY连接。它包括一个数据接口，以及一个MAC和PHY之间的管理接口，数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号，管理接口是个双信号接口，一个是时钟信号，另一个是数据信号，通过管理接口，上层能监视和控制PHY。

SMII是由思科提出的一种媒体接口，它有比RMII更少的信号线数目，S表示串行的意思。因为它只用一根信号线传送发送数据，一根信号线传输接收数据，所以在时钟上为了满足100的需求，它的时钟频率很高，达到了125兆，为什么用125兆，是因为数据线里面会传送一些控制信息，SMII一个端口仅用4根信号线完成100信号的传输，比起RMII差不多又少了一倍的信号线。SMII在工业界的支持力度是很高的，同理，所有端口的数据收发都公用同一个外部的125M时钟。

现有技术条件下只实现了一路SMII信号到一路MII信号的串并转换，而在SDH等多种应用场合下，需要实现多路SMII信号与MII信号的转换，技术上需要重复多次使用一路SMII信号到一路MII信号的串并转换，从而造成大量资源的浪费。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种功能强大、适用性广、可移植性强的多路SMII信号到一路MII信号的复用方法及系统。

本发明的目的可以通过以下技术方案来实现：

一种多路SMII信号到一路MII信号的复用方法，用以在FPGA中接收多路SMII信号、串并转换以及发送为一路MII信号，包括以下步骤：

1)FPGA接收多路SMII信号，在每一路中分别通过串并转换器转换为并行信号，并将其写入接收处理模块的两个缓冲区中；

2)FPGA分别读取每一路接收处理模块的缓冲区中的并行信号；

3)通过MII信号接口的逻辑发送电路发送每一路中读取到的并行信号。

所述的步骤1)包括以下步骤：

11)FPGA上电，判断复位信号R是否为1，若R为1，则寄存器信息初始化，返回步骤11)，若R不为1，则进行步骤12)；

12)判断时钟信号S是否为上升沿，若是，则进入步骤13)，若否，则返回步骤12)；

13)判断同步信号C是否为1，若是，则位计数器W清零，进行步骤14)，若否，则进行步骤16)

14)开始接收数据，判断当位计数器W数据值为2时，接收到的状态信号D是否为1，若是，则接收到的信号为信息，进行步骤15)，若否，则接收到的信号为状态，丢弃接收到的信号，返回步骤13)；

15)判断缓冲区标志F是否为1，若是，则向缓冲区0写入信息，地址指针P0自加1，返回步骤11)，若否，则向缓冲区1写入信息，地址指针P1自加1，返回步骤11)；

16)判断位计数器W的值是否为0，若是，则开始接收一个SMII数据串，进行步骤17)，若否，则位计数器W的值自加1，进行步骤18)；