[发明专利]制备FinFET器件的方法

说明书

本发明涉及半导体制造技术领域，尤其涉及一种制备FinFET器件的方法，通过在鳍状结构上制备外延应力结构后，沉积氧化石墨烯层以填充相邻鳍状介质之间的孔隙，由于氧化石墨烯具有良好的填充能力，其能够有效的降低上述孔隙的深宽比，从而避免了由于填充能力不足造成在制备FinFET器件时，鳍状结构之间形成孔洞的缺陷，进而提高器件性能及良率。

技术领域

本发明涉及半导体制造技术领域，尤其涉及制备FinFET器件的方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸不断的缩小，相应的器件结构的间距(pitch)也再进一步的缩小，而较小的间距(pitch)会给填充工艺带来巨大的挑战。

目前，FinFET已经被引入16nm及其下的技术节点中，而在制备FinFET器件的接触孔层间介质层(CT ILD)时，由于PMOS区域中外延生长有凸起鳍的U形或∑(sigma)形状的应力层，使得的接触孔层间介质层很难将鳍与鳍之间的间隙充满，导致在鳍状结构之间形成针孔洞，进而降低了制备的FinFET器件的性能及良率。

发明内容

针对上述技术问题，本申请提供了一种制备FinFET器件的方法，所述方法包括：

提供一设置若干鳍状结构的半导体衬底，且每个所述鳍状结构上均设置有源/漏区及包括样本栅的堆叠结构；

于所述源/漏区外延生长应力结构后，以在相邻的鳍状结构间形成孔隙；

制备氧化石墨烯层填充所述孔隙后，去除所述样本栅堆叠结构中的样本栅。

上述的制备FinFET器件的方法，所述氧化石墨烯层填充所述孔隙并覆盖所述应力结构的表面，所述方法还包括：

沉积层间介质层覆盖所述氧化石墨烯层的表面后，去除所述样本栅。

上述的制备FinFET器件的方法，所述方法还包括：

采用高深宽比填充工艺沉积氧化物制备所述层间介质层。

上述的制备FinFET器件的方法，所述方法还包括：

去除所述样本栅，以在所述堆叠结构中形成栅极凹槽；

于所述栅极凹槽中制备金属栅极。

上述的制备FinFET器件的方法，所述方法还包括：

外延生长所述应力结构后，回刻部分所述应力结构，以增大所述孔隙的开口口径；

继续制备所述氧化石墨烯层，以填充所述孔隙。

上述的制备FinFET器件的方法，所述应力结构的形状为U形或Σ形。

上述的制备FinFET器件的方法，所述应力结构的材质为Si、SiC或SiGe。

上述的制备FinFET器件的方法，制备所述氧化石墨烯层的步骤包括：

制备一氧化石墨烯薄膜，并对所述氧化石墨烯薄膜进行退火工艺后，形成所述氧化石墨烯层。

上述的制备FinFET器件的方法，所述样本栅的材质为Si-ARC、SioC或a-Si。

上述的制备FinFET器件的方法，所述氧化石墨烯层的厚度大于所述应力结构的厚度。

本申请还提供了一种制备FinFET器件的方法，所述方法包括：

提供一设置有若干鳍状结构的半导体衬底，且该半导体衬底上还设置有第一类型器件区域和第二类型器件区域；

于所述第一类型器件区域中的所述鳍状结构上外延生长第一应力结构，于所述第二类型器件区域中的所述鳍状结构上外延生长第二应力结构；