[发明专利]高性能互连物理层

权利要求书

1.一种用于计算机通信的装置， 包括：

用于在多个通道上不同地发信号的接口逻辑，

用于传输多个流控制单元的接口逻辑，其中所述多个流控制单元包括多个半字节；

以及其中用于传输所述多个流控制单元的所述接口逻辑包括用于进行以下各项的接口逻辑：

在第一单位间隔（UI）中在所述多个通道上传输具有来自所述多个流控制单元中的第一流控制单元的开始半字节的至少一部分的清洁流控制单元边界；以及

在后续UI期间在所述多个通道上传输来自所述多个流控制单元中的至少两个流控制单元的半字节的重叠。

2.根据权利要求1的装置，其中所述多个流控制单元包括在后续清洁流控制单元将被传输之前在48 UI内将被传输的至少五个流控制单元。

3.根据权利要求1的装置，流控制单元包括192位，并且半字节包括4位。

4.根据权利要求3的装置，其中每个流控制单元的位将按照以位4n+3开始的顺序被传输。

5.根据权利要求1的装置，其中所述多个通道包括8通道或20通道。

6.根据权利要求1的装置，其中所述接口逻辑包括物理层逻辑、链路层逻辑和协议层逻辑。

7.根据权利要求6的装置，其中所述协议层逻辑用于支持缓存一致事务。

8.根据权利要求1的装置，其中所述接口逻辑被包括在处理器中，所述处理器被耦合在具有至少两个插槽的服务器的一个插槽中。

9.根据权利要求1的装置，其中接口逻辑被包括在片上系统（SoC）中。

10.根据权利要求9的装置，其中所述SoC被耦合到微服务器中的多个其他SoC。

11.根据权利要求9的装置，进一步包括无线电。

12.一种用于计算机通信的装置，包括

控制器，用于在至少第一处理器和第二处理器之间进行对接，所述第一处理器用于识别第一指令集，以及所述第二处理器用于识别与所述第一指令集不同的第二指令集，所述控制器包括：用于耦合到包括多个通道的串行、不同互连的接口逻辑，用于传输多个流控制单元的接口逻辑，其中所述多个流控制单元中的每个流控制单元包括多个半字节；以及其中用于传输所述多个流控制单元的传输器包括用于进行以下各项的接口逻辑：在第一单位间隔（UI）中在所述多个通道中的每个通道上传输具有来自所述多个流控制单元中的第一流控制单元的开始半字节的清洁流控制单元边界；以及在后续UI期间在所述多个通道上传输来自所述多个流控制单元中的至少两个流控制单元的半字节的重叠。

13.根据权利要求12的装置，其中所述多个流控制单元中的每个流控制单元包括192位和48半字节。

14.根据权利要求13的装置，其中所述多个通道包括8通道或20通道。

15.根据权利要求12的装置，其中所述第一和第二处理器被耦合到所述控制器。

16.根据权利要求15的装置，其中所述第一指令集包括基于Intel®的指令集。

17.一种用于计算机通信的装置，包括：

用于在多个通道上不同地发信号的接口逻辑，

用于将数据逻辑分组成多个信息量的接口逻辑，其中所述接口逻辑用于进行以下各项：

在第一单位间隔（UI）期间在所述多个通道上传输所述多个信息量中的第一信息量的至少一部分；以及

在后续UI期间在所述多个通道上传输所述多个信息量中的第二信息量和所述第一信息量的至少一部分。

18.根据权利要求17的装置，其中所述多个通道上的所述多个信息量中的第一信息量的至少一部分将在至少第一四个单位间隔期间被传输，以及其中所述多个信息量中的第二信息量和所述第一信息量的至少一部分将在后续四个连续UI期间在所述多个通道上被传输。

19.根据权利要求17的装置，其中所述第一信息量包括192位。

20.根据权利要求17的装置，其中所述接口逻辑包括用于支持缓存一致事务的协议逻辑。