[发明专利]高性能互连物理层

说明书

技术领域

本公开一般涉及计算机开发领域，并且更特别地，涉及包含互相关约束系统的协调的软件开发。

背景技术

半导体加工和逻辑设计的进步已允许可呈现于集成电路设备的逻辑在数量上的增加。作为必然结果，计算机系统配置已从系统中的单个或多个集成电路演化为呈现于各个集成电路上的多核、多硬件线程和多逻辑处理器，以及与这种处理器相集成的其他接口。处理器或集成电路典型地包括单个物理处理器管芯，其中处理器管芯可包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等。

由于具有更强的能力以在更小的封装中适应更多的处理能力，更小的计算设备已经普及性增加。智能电话、平板电脑、超薄笔记本电脑、以及其他用户设备已经呈指数级增长。然而，这些更小的设备依赖于超过形状因子而既用于数据存储又用于复杂处理的服务器。因此，高性能计算市场（即服务器空间）方面的需求也已经增加。例如，在现代服务器中，典型地不仅存在具有多核的单个处理器，还存在多物理处理器（也称为多插槽）以增加计算能力。但随着处理能力与计算系统中的设备数量一同增长，插槽和其他设备之间的通信变得更加关键。

实际上，互连已从最初处理电通信的更传统的多支路总线成长为充分发展的促进快速通信的互连体系结构。不幸地，作为对以甚至更高速率消耗的未来处理器的需求，对应需求被投放在已有互连体系结构的能力上。

附图说明

图1说明了根据一个实施例的系统的简化框图，所述系统包括串行点对点互连以连接计算机系统中的I/O设备。

图2说明了根据一个实施例的分层协议栈的简化框图。

图3说明了事务描述符的实施例。

图4说明了串行点对点链路的实施例。

图5说明了可能的高性能互连（HPI）系统配置的实施例。

图6说明了与HPI关联的分层协议栈的实施例。

图7说明了示例状态机的表示。

图8说明了示例控制超序列（supersequence）。

图9说明了表示到部分宽度传输状态中示例进入的流程图。

图10说明了通过示例20通道数据链路发送的示例流控制单元（flit）的表示。

图11说明了通过示例8通道数据链路发送的示例流控制单元的表示。

图12说明了用于包括多核处理器计算系统的框图的实施例。

图13说明了用于包括多核处理器的计算系统的框图的另一实施例。

图14说明了用于处理器的框图的实施例。

图15说明了用于包括处理器的计算系统的框图的另一实施例。

图16说明了用于包括多处理器插槽的计算系统的框图的实施例。

图17说明了用于计算系统的框图的另一实施例。

各个附图中相同的附图标记和标号指示相同元素。

具体实施方式

在以下描述中，阐述了多个特定细节，诸如以下示例：特定类型的处理器和系统配置、特定硬件结构、特定体系结构的和微体系结构的细节、特定寄存器配置、特定指令类型、特定系统组件、特定处理器管线级、特定互连层、特定分组/事务配置、特定事务名、特定协议交换、特定链路宽度、特定实现方式、以及操作等，以便提供对本发明的全面理解。然而，对本领域技术人员显而易见的是，这些特定细节不需要一定被用来实践本公开的主题。在其他情况下，已避免已知组件或方法的详细描述，诸如特定的和替代的处理器体系结构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、低级互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、代码中算法的特定表达、特定下电和选通技术/逻辑、以及计算机系统的其他特定操作细节，以便避免不使本公开不必要地模糊。