[发明专利]一种抗辐照超高速触发电路及航天超高速触发器在审
申请号: | 201410756538.5 | 申请日: | 2014-12-10 |
公开(公告)号: | CN104506168A | 公开(公告)日: | 2015-04-08 |
发明(设计)人: | 宁源;刘云龙;孙博文;李大超 | 申请(专利权)人: | 深圳市国微电子有限公司 |
主分类号: | H03K3/02 | 分类号: | H03K3/02 |
代理公司: | 深圳中一专利商标事务所44237 | 代理人: | 张全文 |
地址: | 518000广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 辐照 超高速 触发 电路 航天 触发器 | ||
1.一种抗辐照超高速触发电路,其特征在于,所述触发电路包括:
具有双互锁结构的第一灵敏放大器和第二灵敏放大器,用于通过双向互锁将数据存放在不同节点,所述第一灵敏放大器的两输入端与所述第二灵敏放大器的两输入端对应连接,所述第一灵敏放大器的时钟端与所述第二灵敏放大器的时钟端连接,所述第一灵敏放大器的第一正向输出端与所述第二灵敏放大器的第一正向输出端连接,所述第一灵敏放大器的第一反向输出端与所述第二灵敏放大器的第一反向输出端连接,所述第一灵敏放大器的第二正向输出端与所述第二灵敏放大器的第二正向输出端连接,所述第一灵敏放大器的第二反向输出端与所述第二灵敏放大器的第二反向输出端连接;
逻辑门电路,用于对不同节点的数据进行抗单粒子翻转干扰处理,生成预充电信号、置位信号或复位信号,所述逻辑门电路的第一输入端与所述第一、第二灵敏放大器的第二正向输出端连接,所述逻辑门电路的第二输入端与所述第一、第二灵敏放大器的第一正向输出端连接,所述逻辑门电路的第三输入端与所述第一、第二灵敏放大器的第一反向输出端连接,所述逻辑门电路的第四输入端与所述第一、第二灵敏放大器的第二反向输出端连接;
具有交叉耦合结构的RS锁存器,用于在接收预充电信号时,形成反相器对结构,以锁存数据,或,在接收置位信号或复位信号时,通过对称结构实现输出无延时,所述RS锁存器的S_输入端与所述逻辑门电路的第一输出端连接,所述RS锁存器的R_输入端与所述逻辑门电路的第二输出端连接,所述RS锁存器的两输出端为所述触发电路的输出端;
所述双互锁结构通过至少八个开关管交互耦合,形成两个反相器对构成。
2.如权利要求1所述的触发电路,其特征在于,所述第一灵敏放大器包括:
开关管M1至开关管M14;
所述开关管M1的控制端为所述第一灵敏放大器的时钟端,所述开关管M1的输入端连接电源电压,所述开关管M1的输出端为所述第一灵敏放大器的第一正向输出端,所述开关管M6的输入端连接电源电压,所述开关管M6的控制端为所述第一灵敏放大器的第一反向输出端,所述开关管M6的输出端与所述开关管M8的输入端连接,所述开关管M8的控制端为所述第一灵敏放大器第二反向输出端,所述开关管M8的输出端同时与所述开关管M1的输出端和所述开关管M10的输入端连接,所述开关管M10的控制端为所述第一灵敏放大器的第一反向输出端,所述开关管M10的输出端与所述开关管M12的输入端连接,所述开关管M12的控制端为所述第一灵敏放大器的第二反向输出端,所述开关管M12的输出端同时与所述开关管M4的输入端和所述开关管M14的输入端连接,所述开关管M4的控制端为所述第一灵敏放大器的正向输入端,所述开关管M4的输出端与所述开关管M5的输入端连接,所述开关管M5的控制端为所述第一灵敏放大器的时钟端,所述开关管M5的输出端接地,所述开关管M5的输入端还与所述开关管M3的输出端连接,所述开关管M3的控制端为所述第一灵敏放大器的反向输入端,所述开关管M3的输入端同时与所述开关管M14的输出端和所述开关管M13的输出端连接,所述开关管M14的控制端连接电源电压,所述开关管M13的控制端为所述第一灵敏放大器的第二正向输出端,所述开关管M13的输入端与所述开关管M11的输出端连接,所述开关管M11的控制端为所述第一灵敏放大器的第一正向输出端,所述开关管M11的输入端同时与所述开关管M9的输出端和所述开关管M2的输出端连接,所述开关管M9的控制端为所述第一灵敏放大器的第二正向输出端,所述开关管M9的输入端与所述开关管M7的输出端连接,所述开关管M7的控制端为所述第一灵敏放大器的第一正向输出端,所述开关管M7的输入端和所述开关管M2的输入端同时连接电源电压,所述开关管M2的控制端为所述第一灵敏放大器的时钟端,所述开关管M2的输出端为所述第一灵敏放大器的第一反向输出端。
3.如权利要求2所述的触发电路,其特征在于,所述开关管M1、所述开关管M2、所述开关管M6至所述开关管M9为P型MOS管,所述P型MOS管的源极为所述开关管的输入端,所述P型MOS管的漏极为所述开关管的输出端,所述P型MOS管的栅极为所述开关管的控制端;
所述开关管M3、所述开关管M4、所述开关管M5、所述开关管M10至所述开关管M14为N型MOS管,所述N型MOS管的漏极为所述开关管的输入端,所述N型MOS管的源极为所述开关管的输出端,所述N型MOS管的栅极为所述开关管的控制端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市国微电子有限公司;,未经深圳市国微电子有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410756538.5/1.html,转载请声明来源钻瓜专利网。