[发明专利]一种抗辐照超高速触发电路及航天超高速触发器

说明书

技术领域

本发明属于集成电路领域，尤其涉及一种抗辐照超高速触发电路及航天超高速触发器。

背景技术

在现代集成电路设计中，触发器在系统中扮演着重要角色，尤其当触发器应用在航空航天设备上时，除了性能上要求更加突出之外，还有一个很重要的一点就是需要足够的抗辐照能力，因为在空间辐射环境下，器件很容易受到单粒子翻转(SEU)的影响，很可能就会让器件的功能受到影响，输出错误的数据。

目前，航空航天设备上的触发器一般采用基于灵敏放大器的触发器(Sense-Amplifier-based Flip-Flop，SAFF)，该基于灵敏放大器的触发器包括锁存型灵敏放大器11和RS锁存器12构成，锁存型灵敏放大器11采用交叉耦合(互锁)结构，锁存放大后的数据，还能通过预充电来实现复位的功能，其电路结构参见图1，其中，开关管M4和M8为输入管，开关管M9为时钟信号开关管，开关管M1和M6为预充电管，该电路的核心部分是开关管M2和M3，开关管M5和M7构成的一对交叉耦合(互锁)的反相器对，锁存型灵敏放大器11的输入一般为差分输入，可以是数字逻辑信号也可以是低摆幅的差分信号，锁存型灵敏放大器11通过时钟信号的控制来实现采样以及复位的功能，当输入时钟CLK为低电平时，输出Q端和Q_端都被拉到高电平，实现复位操作，当输入时钟CLK信号从低电平跳变到高电平时，对输入信号进行采样，并且加以放大，最后经过交叉耦合的四个开关管M2、M3、M5、M7来锁存两个输出数据，然后输出到RS锁存器12。RS锁存器12包括交叉耦合的两个NAND门，当时钟信号CLK为低时，灵敏放大器为预充电状态，输出端(Q，Q_)为(1，1)，则RS锁存器12为保持状态，输出保持不变，当时钟信号CLK从低变成高的跳变沿时，灵敏放大器开始采样输入数据D，当输入端(S_，R_)为(0，1)时，由于逻辑门为与非门，因此输出端Q会马上输出逻辑高电平，输出端Q_需要经过一个门延时才输出低电平。

但是，由于开关管M2，M3和开关管M5，M7构成的交叉耦合锁存结构是属于敏感结构，在航空航天应用中，由于单粒子冲击带来的SEU效应造成节点的点位翻转，导致锁存型灵敏放大器11中锁存器状态的改变，出现关键节点的翻转，从而导致输出错误数据，影响整个触发器正常功能；而由于输出信号的下降沿一般会比上升沿慢一个门延迟，导致了上升下降不对称的问题，而且这一个门延迟还会受RS锁存器12输出端负载的影响，限制了触发器的工作速度。

发明内容

本发明实施例的目的在于提供一种抗辐照超高速触发电路，旨在解决传统触发器应用于航空航天环境中，性能受限以及容易受到单粒子翻转干扰的问题。

本发明实施例是这样实现的，一种抗辐照超高速触发电路，所述触发电路包括：

具有双互锁(DICE)结构的第一灵敏放大器和第二灵敏放大器，用于通过双向互锁将数据存放在不同节点，所述第一灵敏放大器的两输入端与所述第二灵敏放大器的两输入端对应连接，所述第一灵敏放大器的时钟端与所述第二灵敏放大器的时钟端连接，所述第一灵敏放大器的第一正向输出端与所述第二灵敏放大器的第一正向输出端连接，所述第一灵敏放大器的第一反向输出端与所述第二灵敏放大器的第一反向输出端连接，所述第一灵敏放大器的第二正向输出端与所述第二灵敏放大器的第二正向输出端连接，所述第一灵敏放大器的第二反向输出端与所述第二灵敏放大器的第二反向输出端连接；

逻辑门电路，用于对不同节点的数据进行抗单粒子翻转干扰处理，生成预充电信号、置位信号或复位信号，所述逻辑门电路的第一输入端与所述第一、第二灵敏放大器的第二正向输出端连接，所述逻辑门电路的第二输入端与所述第一、第二灵敏放大器的第一正向输出端连接，所述逻辑门电路的第三输入端与所述第一、第二灵敏放大器的第一反向输出端连接，所述逻辑门电路的第四输入端与所述第一、第二灵敏放大器的第二反向输出端连接；

具有交叉耦合结构的RS锁存器，用于在接收预充电信号时，形成反相器对结构，以锁存数据，或，在接收置位信号或复位信号时，通过对称结构实现输出无延时，所述RS锁存器的S_输入端与所述逻辑门电路的第一输出端连接，所述RS锁存器的R_输入端与所述逻辑门电路的第二输出端连接，所述RS锁存器的两输出端为所述触发电路的输出端；

所述双互锁结构通过至少八个开关管交互耦合，形成两个反相器对构成。

本发明实施例的另一目的在于，提供一种采用上述抗辐照超高速触发电路的航天超高速触发器。