[发明专利]用于鲁棒金属化剖面的双层硬掩模有效
申请号: | 201410756796.3 | 申请日: | 2014-12-10 |
公开(公告)号: | CN104701143B | 公开(公告)日: | 2020-05-08 |
发明(设计)人: | 潘兴强;谢静华;许宏辉 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 金属化 剖面 双层 硬掩模 | ||
1.一种集成电路(IC)结构,包括:
衬底;
介电层,位于所述衬底的上方;
具有第一密度的第一硬掩模层,位于所述介电层的上方;
具有第二密度的第二硬掩模层,位于所述第一硬掩模层上并具有圆弧形的顶部表面;以及
开口,延伸穿过所述第一硬掩模层、所述第二硬掩模层和所述介电层;以及
导电材料,填充在所述开口中,
其中,所述第二硬掩模层的所述第二密度小于所述第一硬掩模层的所述第一密度。
2.根据权利要求1所述的集成电路(IC)结构,其中,部件尺寸为50nm或更小。
3.根据权利要求1所述的集成电路(IC)结构,还包括位于所述第二硬掩模层上的具有第三密度的第三硬掩模层,所述第三密度小于所述第一密度和所述第二密度。
4.根据权利要求1所述的集成电路(IC)结构,其中,所述第一密度大于4.8g/cm3并且所述第二密度小于4.8g/cm3。
5.根据权利要求1所述的集成电路(IC)结构,其中,所述第二密度和所述第一密度的比小于0.94。
6.根据权利要求1所述的集成电路(IC)结构,其中,所述第二硬掩模层的第二厚度大于所述第一硬掩模层的第一厚度。
7.根据权利要求1所述的集成电路(IC)结构,其中,所述第一硬掩模层或所述第二硬掩模层是TiN。
8.一种双镶嵌结构,包括:
衬底;
介电层,位于所述衬底的上方;
通孔结构和沟槽结构,位于所述介电层中;
抗反射涂(ARC)层,位于所述介电层的上方;
具有第一密度的第一硬掩模层,位于所述ARC层的上方;
具有第二密度的第二硬掩模层,位于所述第一硬掩模层上并具有圆弧形的顶部表面;以及
导电层,填充所述通孔和所述沟槽,
其中,所述第二硬掩模层的所述第二密度小于所述第一硬掩模层的所述第一密度。
9.根据权利要求8所述的双镶嵌结构,其中,所述第一密度大于4.8g/cm3并且所述第二密度小于4.8g/cm3或者所述第二密度和所述第一密度的比小于0.94。
10.根据权利要求8所述的双镶嵌结构,其中,所述第一硬掩模层和所述第二硬掩模层包括TiN、氧化物-氮化物-氧化物(ONO)、或氮氧化硅(SiON)。
11.一种形成鲁棒金属化剖面的方法,包括:
在衬底上方应用第一介电层;
在所述第一介电层上方接连地应用具有第一密度的第一硬掩模层和具有第二密度的第二硬掩模层,其中,所述第二硬掩模层具有圆弧形的顶部表面;
图案化和蚀刻开口穿过所述第二硬掩模、所述第一硬掩模和所述第一介电层;以及
在所述开口中提供导电材料以形成互连结构,其中,所述第一硬掩模层的所述第一密度大于所述第二硬掩模层的所述第二密度。
12.根据权利要求11所述的形成鲁棒金属化剖面的方法,还包括:
接连地在所述第一硬掩模层和所述第二硬掩模层中图案化通孔结构、在所述第一介电层、所述第一硬掩模层和所述第二硬掩模层上方形成第二介电层以及在所述第二介电层上方形成第三硬掩模层;
在所述第三硬掩模层中图案化沟槽结构;
蚀刻所述通孔结构和所述沟槽结构;以及
在所述通孔结构和所述沟槽结构中提供所述导电材料以形成所述互连结构。
13.根据权利要求11所述的形成鲁棒金属化剖面的方法,其中,所述第一介电层是多孔低k材料。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410756796.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造