[发明专利]用于鲁棒金属化剖面的双层硬掩模有效
申请号: | 201410756796.3 | 申请日: | 2014-12-10 |
公开(公告)号: | CN104701143B | 公开(公告)日: | 2020-05-08 |
发明(设计)人: | 潘兴强;谢静华;许宏辉 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 金属化 剖面 双层 硬掩模 | ||
本发明提供了用于鲁棒金属化剖面的双层硬掩模。通过形成具有不同密度的两个或多个硬掩模的层形成鲁棒金属化剖面。多层金属硬掩模在例如50nm及以下的小部件尺寸工艺中尤其有用。下层具有较高密度。通过这种方式,由下层提供足够的工艺窗口并且同时,由上层提供圆形硬掩模剖面。
技术领域
本发明涉及用于鲁棒金属化剖面的双层硬掩模。
背景技术
由于按比例减小半导体集成电路的尺寸,所以在工艺中利用硬掩模。硬掩模具有高蚀刻选择性且有助于获得转移图案的高质量各向异性蚀刻。
提高硬掩模的性能的一些方法已经得以发展。其中,这些方法是去除硬掩模且具有较少损坏的技术、去除硬掩模之后清洁残渣的技术、以及调整硬掩模中应力的技术。
发明内容
为克服现有技术中存在的问题,根据本发明的一方面,提供了一种集成电路(IC)结构,包括:衬底;介电层,位于衬底的上方;具有第一密度的第一硬掩模层,位于介电层的上方;具有第二密度的第二硬掩模层,位于第一硬掩模层上;以及开口,延伸穿过第一硬掩模层、第二硬掩模层和介电层;以及导电材料,填充在开口中,其中,第二硬掩模层的第二密度小于第一硬掩模层的第一密度。
根据本发明的一个实施例,部件尺寸为50nm或更小。
根据本发明的一个实施例,还包括位于第二硬掩模层上的具有第三密度的第三硬掩模层,第三密度小于第一密度和第二密度。
根据本发明的一个实施例,第一密度大于约4.8g/cm3并且第二密度小于约4.8g/cm3。
根据本发明的一个实施例,第二密度和第一密度的比小于约0.94。
根据本发明的一个实施例,第二硬掩模层的第二厚度大于第一硬掩模层的第一厚度。
根据本发明的一个实施例,第一硬掩模层或第二硬掩模层是TiN。
根据本发明的另一方面,提供了一种双镶嵌结构,包括:衬底;介电层,位于衬底的上方;通孔结构和沟槽结构,位于介电层中;抗反射涂(ARC)层,位于介电层的上方;具有第一密度的第一硬掩模层,位于ARC层的上方;具有第二密度的第二硬掩模层,位于第一硬掩模层上;以及导电层,填充通孔和沟槽,其中,第二硬掩模层的第二密度小于第一硬掩模层的第一密度。
根据本发明的一个实施例,第一密度大于约4.8g/cm3并且第二密度小于约4.8g/cm3或者第二密度和第一密度的比小于约0.94。
根据本发明的一个实施例,第一硬掩模层和第二硬掩模层包括TiN、氧化物-氮化物-氧化物(ONO)、或氮氧化硅(SiON)。
根据本发明的又一发明,提供了一种形成鲁棒金属化剖面的方法,包括:在衬底上方应用第一介电层;在第一介电层上方接连地应用具有第一密度的第一硬掩模层和具有第二密度的第二硬掩模层;图案化和蚀刻开口穿过第二硬掩模、第一硬掩模和第一介电层;以及在开口中提供导电材料以形成互连结构,其中,第一硬掩模层的第一密度大于第二硬掩模层的第二密度。
根据本发明的一个实施例,还包括:接连地在第一硬掩模层和第二硬掩模层中图案化通孔结构、在第一介电层、第一硬掩模层和第二硬掩模层上方形成第二介电层以及在第二介电层上方形成第三硬掩模层;在第三硬掩模层中图案化沟槽结构;蚀刻通孔结构和沟槽结构;以及在通孔和沟槽中提供导电材料以形成互连结构。
根据本发明的一个实施例,第一介电层是多孔低k材料。
根据本发明的一个实施例,还包括在应用第一硬掩模层之前,将抗反射涂(ARC)层应用在第一介电层上方。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410756796.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造