[发明专利]数据储存装置以及快闪存储器控制方法

权利要求书

1.一种数据储存装置，包括：

一快闪存储器；以及

一控制单元，包括一微控制器以及一随机存取 存储器，耦接于一主机与该快闪存储器之间；其中：

该微控制器是运作来在该随机存取存储器提供一结束逻辑地址表格，用以记录接收自该主机的多笔旧写入指令的结束逻辑地址；

该微控制器是运作来将接收自该主机的一当下写入指令的起始逻辑地址与该结束逻辑地址表所载内容作比对，以判断上述多笔旧写入指令中是否存在与该当下写入指令组合写入成串数据至该快闪存储器的一前串写入指令；

该微控制器是运作来以该当下写入指令的结束逻辑地址覆盖该结束逻辑地址表格对应该前串写入指令所记录的结束逻辑地址；

在判断上述多笔写入指令不存在上述前串写入指令时，该微控制器还动作来判断该当下写入指令的写入数据长度是否超过一临界长度，并在该当下写入指令的写入数据长度超过该临界长度时视之为写入成串数据；

该快闪存储器包括划分为多区块的储存空间；

该微控制器是运作来在判定上述多笔旧写入指令存在上述前串写入指令或该当下写入指令的数据长度超过该临界长度时，将该当下写入指令所指示的数据写入该快闪存储器这些区块中的一大数据量接收区块；且

该微控制器是运作来在判定上述多笔旧写入指令不存在上述前串写入指令、且该当下写入指令的数据长度并无超过该临界长度时，将该当下写入指令所指示的数据写入该快闪存储器这些区块中的一零散数据接收区块，使与该大数据量接收区块区别，使大数据量数据以及零散数据采不同区块作储存。

2.如权利要求1所述的数据储存装置，其特征在于：

在判定上述多笔旧写入指令不存在上述前串写入指令、且该结束逻辑地址表格尚有空间时，该微控制器是运作来将该当下写入指令的结束逻辑地址记录于该结束逻辑地址表格的闲置空间。

3.如权利要求2所述的数据储存装置，其特征在于：

在判定上述多笔旧写入指令不存在上述前串写入指令、但该结束逻辑地址表格已无空间时，该微控制器还运作来判断该结束逻辑地址表格是否有一条目满足淘汰条件，令该当下写入指令的结束逻辑地址取代满足淘汰条件的该条目。

4.一种快闪存储器控制方法，包括：

在一随机存取存储器提供一结束逻辑地址表格，用以记录接收自一主机的多笔旧写入指令的结束逻辑地址；

将接收自该主机的一当下写入指令的起始逻辑地址与该结束逻辑地址表格所载内容作比对，以判断上述多笔旧写入指令中是否存在与该当下写入指令组合写入成串数据至一快闪存储器的一前串写入指令；

以该当下写入指令的结束逻辑地址覆盖该结束逻辑地址表格对应该前串写入指令所记录的结束逻辑地址；

在判定上述多笔旧写入指令不存在上述前串写入指令时，还判断该当下写入指令的写入数据长度是否超过一临界长度，并在该当下写入指令的写入数据长度超过该临界长度时视之为写入成串数据；

在判定上述多笔旧写入指令存在上述前串写入指令或该当下写入指令的数据长度超过该临界长度时，将该当下写入指令所指示的数据写入该快闪存储器多区块中的一大数据量接区块；以及

在判定上述多笔旧写入指令不存在上述前串写入指令、且该当下写入指令的数据长度并无超过该临界长度时，将该当下写入指令所指示的数据写入该快闪存储器这些区块中的一零散数据接收区块，使与该大数据量接收区块区别，使大数据量数据以及零散数据采不同区块作储存。

5.如权利要求4所述的快闪存储器控制方法，其特征在于，包括：

在判定上述多笔旧写入指令不存在上述前串写入指令、且该结束逻辑地址表格尚有空间时，将该当下写入指令的结束逻辑地址记录于该结束逻辑地址表格的闲置空间。

6.如权利要求5所述的快闪存储器控制方法，其特征在于，包括：

在判定上述多笔旧写入指令不存在上述前串写入指令、但该结束逻辑地址表格已无空间时，还判断该结束逻辑地址表格是否有一条目满足淘汰条件，令该当下写入指令的结束逻辑地址取代满足淘汰条件的该条目。