[发明专利]一种基于串行通信接口的FPGA在线验证结构和方法

权利要求书

1.一种基于串行通信接口的FPGA在线验证结构，其特征在于，该结构包括：软件仿真环境(100)、硬件测试环境(200)和物理通道(300)，所述软件仿真环境(100)被配置成通过所述物理通道(300)与所述硬件测试环境(200)进行信号的交互，其中，所述软件仿真环境(100)产生总线周期的测试向量和调试命令，且接收反馈信号以波形方式显示；所述硬件测试环境(200)接收所述测试向量和调试命令，并发送所述反馈信号；

所述硬件测试环境(200)包括：输入缓冲模块(108)，所述的输入缓冲模块(108)被配置成缓存串行传输后的所述测试向量和调试命令；

激励模块(109)，所述的激励模块(109)被配置成连接于所述输入缓冲模块(108)，以配置测试向量，并将激励信号解析成被测模块加载格式，且产生与被测模块(110)相应的时钟和复位信号；

被测模块(110)，所述的被测模块(110)被配置成连接于所述激励模块(109)以接收激励信号；

监测模块(111)，所述的监测模块(111)被配置成连接于所述被测模块(110)，并根据所述调试命令中的预设监测时间间隔捕获所述被测模块(110)的响应信号；

输出缓冲模块(112)，所述的输出缓冲模块(112)被配置成连接于所述监测模块(111)，以缓存串行传输后的所述反馈信号；

所述监测模块(111)包括仿真时间停止模块(601)、定时采样模块(602)和反馈信号存储模块(603)。

2.根据权利要求1所述的FPGA在线验证结构，其特征在于，所述软件仿真环境(100)包括：序列产生模块(104)，所述的序列产生模块(104)被配置成产生所述测试向量和调试命令，并设定激励端口和监测端口；

序列发送模块(105)，所述的序列发送模块(105)被配置成连接于所述序列产生模块(104)，将所述测试向量按时序发送到所述物理通道(300)；

信号接收模块(106)，所述的信号接收模块(106)被配置成连接于所述物理通道(300)，以接收所述反馈信号，并将所述反馈信号存储到软件仿真环境(100)内部；

波形显示模块(107)，所述的波形显示模块(107)被配置成连接于所述信号接收模块(106)，以接收所述反馈信号并将所述反馈信号以波形方式显示输出。

3.根据权利要求1所述的FPGA在线验证结构，其特征在于，所述被测模块(110)为单个的原子模块或多个层次的复杂模块。

4.根据权利要求1所述的FPGA在线验证结构，其特征在于，所述输入缓冲模块包括：输入缓冲控制器(403)、与所述输入缓冲控制器(403)耦接的延迟缓冲器(401)和向量值缓冲器(402)，所述输入缓冲控制器(403)被配置成接收测试向量或调试命令并读出或写入所述延迟缓冲器(401)和向量值缓冲器(402)中。

5.根据权利要求1所述的FPGA在线验证结构，其特征在于，所述激励模块(109)包括：时钟信号产生模块(501)、延迟时间处理模块(502)和测试向量加载模块(503)，所述时钟信号产生模块(501)被配置成连接于所述被测模块(110)，以产生时钟信号提供给所述被测模块(110)；延迟时间处理模块(502)被配置成处理输入的延迟时间，并判断延迟给出缓冲器读信号和仿真使能信号的延迟时间；测试向量加载模块(503)，在仿真使能信号等于1时，所述测试向量加载模块(503)将所述测试向量提供给所述被测模块(110)DUT110。

6.根据权利要求1所述的FPGA在线验证结构，其特征在于，所述的物理通道(300)包括接收模块(801)、波特率发生模块(802)和发送模块(803)。