[发明专利]一种基于串行通信接口的FPGA在线验证结构和方法

说明书

本发明公开了基于串行通信接口的FPGA在线验证结构和方法，该结构包括：软件仿真环境、硬件测试环境和物理通道，所述软件仿真环境被配置成通过所述物理通道与所述硬件测试环境进行信号的交互，其中，所述软件仿真环境产生总线周期的测试向量和调试命令，且接收反馈信号以波形方式显示；所述硬件测试环境接收所述测试向量和调试命令，并发送所述反馈信号。该验证结构和方法既能有效地提供FPGA在线验证平台，模拟集成电路模块或芯片的工作过程，又具有平台可重用的特点，不针对特定的模块而设计，而且验证人员可以直观地监测和配置被测模块的端口状态。

技术领域

本发明涉及FPGA仿真调试技术，具体地，涉及一种基于串行通信接口的FPGA在线验证结构和方法。

背景技术

随着集成电路设计方法的不断的创新和芯片制造技术的不断提高，使得其功能越来越强大，设计难度和复杂程度也随之提高。集成电路从ASIC阶段进入到SoC阶段，SoC是指在单一芯片上集成了MCU、DSP、模拟和数字电路、存储器、I/O接口、信号采集和转换等功能的片上系统，它可以在单一的芯片上完成信号的采集、转换、处理、存储和输入输出等功能，因此极大地缩小了系统的空间占用，减少了多个芯片之间的通信延时，提高了整个系统的性能。SoC设计的基础是IP核设计及其复用技术，由于SoC的结构相当复杂，设计人员从零开始实现数百万门的系统级芯片，会花费大量的时间和资源，最终影响芯片的生产销售，降低产品的竞争力。解决方案是在SoC设计过程中使用已有的集成电路模块，这些可以被多次调用的模块称之为IP核。IP核复用有效地缩短了系统设计周期、提高了设计效率、降低了设计复杂度。另一方面，FPGA的出现使得硬件具备可重构、可编程、可升级、可裁减、可扩充等优点，让硬件设计工作变得更加灵活。

采用FPGA能够实现IP核RTL硬件模型来模拟真实芯片，FPGA验证不仅具有较高的验证精度，并且运行速度不会随着设计复杂度的增加而降低，但是FPGA验证需要完整的验证平台的支持，从而产生验证所需的激励信号并对端进行实时监测，现有的验证平台一方面不具备友好的人机交互界面，对于验证人员来说，不能方便快捷地对其进行配置；另一方面，验证平台不具备良好的激励监测机制，不能有效地监测被测系统或多层次被测模块的内部信号和寄存器的值；最后，验证平台需要针对不同的被测系统或模块不断地更改结构，反而增加了验证的周期。验证平台的可配置性、激励监测机制和验证平台重用性的问题，已经成为提高IP验证效率的瓶颈。在现有的技术相关文献中，专利“现场可编程门阵列原型验证装置及验证方法”(专利申请号201110177368.1，公开号CN102855338A)公开了一种现场可编程门阵列原型验证装置及验证方法，最终提高FPGA验证的可操作性和效率。该专利的不足之处在于：未给出有效的FPGA原型监测信号传输方法；此外，验证人员无法通过其方法快捷方便地对被监测信号进行配置和分析。专利“一种FPGA仿真装置及其方法”(专利申请号200710129706.8，公开号CN101093521B)公开了一种FPGA仿真装置及其方法，取得了基于特征字的FPGA设计仿真对于效率上的进步，可按各个测试用例直接仿真求得结果。该专利的不足之处在于：重点倾向于FPGA验证软件端仿真器的处理方法，而FPGA硬件端被测模块的激励信号输入和监测信号的采集方式未提及；在仿真器的验证结果输出模块的设计中，验证结果的输出并不直观，验证人员不可方便地对结果进行分析。

发明内容

本发明的目的是克服验证平台的可配置性差、激励监测机制效率低和验证平台重用性的问题，提供一种基于串行通信接口的FPGA在线验证结构和方法，该验证结构和方法既能有效地提供FPGA在线验证平台，模拟集成电路模块或芯片的工作过程，又具有平台可重用的特点，不针对特定的模块而设计，而且验证人员可以直观地监测和配置被测模块的端口状态。