[发明专利]频率合成器及频率合成方法在审
申请号: | 201410765175.1 | 申请日: | 2014-12-12 |
公开(公告)号: | CN105281756A | 公开(公告)日: | 2016-01-27 |
发明(设计)人: | 郭俊明;陈启宏;沈士琦;刘蔼璇 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H03L7/099 | 分类号: | H03L7/099 |
代理公司: | 北京万慧达知识产权代理有限公司 11111 | 代理人: | 张金芝;杨颖 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 频率 合成器 合成 方法 | ||
1.一种频率合成器,其特征在于,包括:
锁相环,用于根据参考时钟产生输出时钟;以及
环路带宽控制器,用于检查所述锁相环的注入牵引/推进的至少一个指示信息,以设置所述锁相环的环路带宽。
2.如权利要求1所述的频率合成器,其特征在于,所述锁相环包括:环路滤波器;
所述环路带宽控制器,用于通过控制所述环路滤波器的配置来设置所述锁相环的环路带宽。
3.如权利要求2所述的频率合成器,其特征在于,所述环路滤波器的配置包括如下至少一项:滤波器系数设置、波滤器类型、波滤器阶数和滤波器增益。
4.如权利要求2所述的频率合成器,其特征在于,所述锁相环为全数字锁相环,所述环路滤波器为所述全数字锁相环中的数字环路滤波器。
5.如权利要求1所述的频率合成器,其特征在于,所述锁相环为全数字锁相环,所述全数字锁相环包括:
时间至数字转换器,用于产生所述参考时钟和反馈时钟之间的时间差的数字代码,所述反馈时钟来源于所述输出时钟;
所述环路带宽控制器,还用于至少基于所述时间至数字转换器的输出,得到所述至少一个指示信息。
6.如权利要求1所述的频率合成器,其特征在于,所述锁相环为全数字锁相环,所述全数字锁相环包括:
相位差产生电路,用于根据所述参考时钟和反馈时钟的时间差的数字代码产生瞬时相位差,所述反馈时钟来源于所述输出时钟;
所述环路带宽控制器,还用于至少基于所述相位差产生电路的输出,得到所述至少一个指示信息。
7.如权利要求1所述的频率合成器,其特征在于,所述频率合成器是射频系统的部分;
所述环路带宽控制器,还用于至少基于所述射频系统的发射功率信息,得到所述至少一个指示信息。
8.如权利要求1所述的频率合成器,其特征在于,所述频率合成器是第一射频系统的部分;
所述环路带宽控制器,还用于至少基于第二射频系统的运行状态,得到所述至少一个指示信息。
9.如权利要求1所述的频率合成器,其特征在于,所述环路带宽控制器,用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进没有发生时,设置所述锁相环的环路带宽为第一值;
以及用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进发生时,设置所述锁相环的环路带宽为第二值,所述第二值大于所述第一值。
10.如权利要求1所述的频率合成器,其特征在于,所述环路带宽控制器,用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进增加时,增加所述锁相环的环路带宽;
以及用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进减小时,减小所述锁相环的环路带宽。
11.如权利要求1所述的频率合成器,其特征在于,所述锁相环没有环路滤波器;
所述环路带宽控制器,用于通过控制所述锁相环的增益值,来设置所述锁相环的环路带宽。
12.一种频率合成方法,其特征在于,包括:
检查锁相环的注入牵引/推进的至少一个指示信息,以设置所述锁相环的环路带宽;
使用所述锁相环来根据参考时钟生成输出时钟。
13.如权利要求12所述的频率合成方法,其特征在于,所述锁相环包括:环路滤波器;
所述设置所述锁相环的环路带宽的步骤包括:通过控制所述环路滤波器的配置来设置所述锁相环的环路带宽。
14.如权利要求13所述的频率合成方法,其特征在于,所述环路滤波器的配置包括如下至少一项:滤波器系数设置、波滤器类型、波滤器阶数和滤波器增益。
15.如权利要求13所述的频率合成方法,其特征在于,所述锁相环为全数字锁相环,所述环路滤波器为所述全数字锁相环中的数字环路滤波器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410765175.1/1.html,转载请声明来源钻瓜专利网。