[发明专利]频率合成器及频率合成方法

说明书

技术领域

本发明涉及频率合成技术，尤其涉及一种能够抑制/缓和注入牵引/推进的频率合成器及频率合成方法。

背景技术

频率合成器一般在各种各样的电子设备中使用。就通常的无线通信系统为例，RF(RadioFrequency，射频)PLL(Phase-LockedLoop，锁相环)可以作为频率合成器使用，该频率合成器根据基带参考时钟生成RF时钟，并应用该RF时钟至后续的发射组件。然而，由于某些因素，RFPLL可能遭受注入牵引/推进(injectionpulling/pushing)而产生受干扰的RF时钟，其中注入牵引可以是指由于负载变化而导致RFPLL中振荡器频率发生变化，而偏离原来的频率的现象，其中注入推进是指由于电压波动导致RFPLL中振荡器的频率发生变化，而偏离原来的频率的现象。举一个例子来说，就同一个收发器而言，RFPLL和PA(PowerAmplifier，功率放大器)可能放置在互相接近的位置，导致的结果是：由PA产生的高功率RF信号可能注入RFPLL的可控振荡器中，从而干扰RFPLL产生的RF时钟的时钟频率。举另一个例子来说，就使用诸如DSDA(DualSIMDualActive，双卡双通)、CA(CarrierAggregation，载波聚合)或者IDC(In-DeviceCoexistence，设备内共存)等多种RF设计的电子设备而言，多个RF系统可能放置在互相接近的位置，导致的结果是：第二RF系统中的RFPLL和PA中的至少一个生成的信号可能会注入第一RF系统中的RFPLL中的可控振荡器，从而干扰第一RF系统中的RFPLL产生的RF时钟的时钟频率。

发明内容

有鉴于此，本发明实施例提供了了一种频率合成器及频率合成方法，可以抑制/缓和注入牵引/推进。

为了解决以上技术问题，本发明实施例提供了如下技术方案：

本发明实施例提供了一种频率合成器，包括：

锁相环，用于根据参考时钟产生输出时钟；以及

环路带宽控制器，用于检查所述锁相环的注入牵引/推进的至少一个指示信息，以设置所述锁相环的环路带宽。

其中，所述锁相环包括：环路滤波器；

所述环路带宽控制器，用于通过控制所述环路滤波器的配置来设置所述锁相环的环路带宽。

其中，所述环路滤波器的配置包括如下至少一项：滤波器系数设置、波滤器类型、波滤器阶数和滤波器增益。

其中，所述锁相环为全数字锁相环，所述环路滤波器为所述全数字锁相环中的数字环路滤波器。

其中，所述锁相环为全数字锁相环，所述全数字锁相环包括：

时间至数字转换器，用于产生所述参考时钟和反馈时钟之间的时间差的数字代码，所述反馈时钟来源于所述输出时钟；

所述环路带宽控制器，还用于至少基于所述时间至数字转换器的输出，得到所述至少一个指示信息。

其中，所述锁相环为全数字锁相环，所述全数字锁相环包括：

相位差产生电路，用于根据所述参考时钟和反馈时钟的时间差的数字代码产生瞬时相位差，所述反馈时钟来源于所述输出时钟；

所述环路带宽控制器，还用于至少基于所述相位差产生电路的输出，得到所述至少一个指示信息。

其中，所述频率合成器是射频系统的部分；

所述环路带宽控制器，还用于至少基于所述射频系统的发射功率信息，得到所述至少一个指示信息。

其中，所述频率合成器是第一射频系统的部分；

所述环路带宽控制器，还用于至少基于第二射频系统的运行状态，得到所述至少一个指示信息。

其中，所述环路带宽控制器，用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进的没有发生时，设置所述锁相环的环路带宽为第一值；

以及用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进发生时，设置所述锁相环的环路带宽为第二值，所述第二值大于所述第一值。

其中，所述环路带宽控制器，用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进增加时，增加所述锁相环的环路带宽；

以及用于当所述至少一个指示信息指示所述锁相环的注入牵引/推进减小时，减小所述锁相环的环路带宽。

其中，所述锁相环没有环路滤波器；

所述环路带宽控制器，用于通过控制所述锁相环的增益值，来设置所述锁相环的环路带宽。

本发明实施例还提供了一种频率合成方法，包括：

检查锁相环的注入牵引/推进的至少一个指示信息，以设置所述锁相环的环路带宽；