[发明专利]用于先进互连应用的混合铜结构

说明书

本发明涉及形成BEOL金属化层的方法和相关联的装置，该方法使用不同的导电材料(例如，金属)来填充层间介电层中的不同尺寸的开口。在一些实施例中，本发明涉及集成芯片，集成芯片具有设置在第一BEOL金属化层内并且包括第一导电材料的第一多个金属互连结构。集成芯片还具有在第一BEOL金属化层内的与第一多个金属互连结构横向分离的位置处设置的第二多个金属互连结构。第二多个金属互连结构具有与第一导电材料不同的第二导电材料。通过使用不同的导电材料在同一BEOL金属化层内形成不同的金属互连结构，可以缓解窄BEOL金属互连结构中的间隙填充问题，从而提高集成芯片的可靠性。

技术领域

本发明总体涉及晶体管领域，更具体地，涉及后段制程(BEOL)金属化层。

背景技术

现代集成电路(IC)通常包括设置在半导体衬底内的数以亿计的晶体管器件。后段制程(BEOL)金属化层用于将晶体管器件彼此连接以及连接至外部世界。BEOL金属化层是细小导电金属线和通孔的堆叠层，细小导电金属线和通孔设置在半导体衬底上面的介电材料内。金属线提供横向连接而通孔在金属线之间提供垂直连接。通常，随着金属化层距离半导体衬底越远，堆叠的BEOL金属化层的尺寸增加，从而使紧凑封装的小金属线的位置靠近晶体管器件而较大金属线的位置靠近堆叠件的顶部。

发明内容

根据本发明的一方面，提供了一种集成芯片，包括：第一多个金属互连结构，设置在第一后段制程(BEOL)金属化层内，并且包括第一导电材料；以及第二多个金属互连结构，在第一BEOL金属化层内且在与第一多个金属互连结构横向分离的位置处设置，其中，第二多个金属互连结构包括与第一导电材料不同的第二导电材料。

优选地，第一多个金属互连结构具有第一宽度，而第二多个金属互连结构具有第二宽度，第二宽度大于第一宽度。

优选地，第一宽度介于约3nm至约30nm的范围内。

优选地，第一导电材料包括钴或钨，以及第二导电材料包括铜。

优选地，第一BEOL金属化层包括金属线层，金属线层包括被配置为提供横向互连的多条金属线。

优选地，该集成芯片还包括：通孔层，包括邻接多条金属线中的一条或多条金属线的多个通孔，其中，多个通孔被配置为提供垂直互连。

优选地，多个通孔中的一个或多个通孔与第二多个金属互连结构中的一个或多个横向对齐并且延伸至与第二多个金属互连结构中的一个或多个垂直重叠的位置处。

优选地，多个通孔包括第一导电材料。

优选地，第一多个金属互连结构通过层间介电(ILD)层与第二多个金属互连结构分离。

优选地，该集成芯片还包括：第一衬垫层，设置在第一多个金属互连结构和ILD层之间；以及第二衬垫层，设置在第二多个金属互连结构和ILD层之间，其中，第一衬垫层和第二衬垫层包括不同的材料。

优选地，该集成芯片还包括：上面的金属线层，包括多条金属线，多条金属线包括第二导电材料。

根据本发明的另一方面，提供了一种集成芯片，包括：第一多个金属互连结构，设置在第一金属线层内并且包括第一金属；第二多个金属互连结构，在第一金属线层内且通过层间介电(ILD)层在与第一多个金属互连结构横向分离的位置处设置，其中，第二多个金属互连结构包括与第一金属不同的第二金属；以及第一多个金属互连结构具有第一宽度，而第二多个金属互连结构具有第二宽度，第二宽度大于第一宽度。

优选地，第一金属包括钴或钨，以及第二金属包括铜。

优选地，该集成芯片还包括：上面的金属线层，包括多条金属线，多条金属线包括第二金属。

优选地，第一宽度介于约3nm至约30nm的范围内。