[发明专利]多次可编程存储器

权利要求书

1.一种多次可编程MTP存储器结构，包括：

第一晶体管；

第二晶体管，包括在节点处直接连接至所述第一晶体管的漏极的源极；

第三晶体管，连接在所述节点和位线之间；

第四晶体管，所述第四晶体管的漏极连接至所述位线；

第一电路，配置成在所述第二晶体管的漏极处生成第一恒定电压；以及

第二电路，配置成在所述第四晶体管的栅极处生成第二恒定电压。

2.根据权利要求1所述的MTP存储器结构，包括第五晶体管。

3.根据权利要求2所述的MTP存储器结构，所述第一晶体管包括第一P型金属氧化物半导体(PMOS)晶体管。

4.根据权利要求1所述的MTP存储器结构，所述第二晶体管包括第一N型金属氧化物半导体(NMOS)晶体管。

5.根据权利要求2所述的MTP存储器结构，所述第三晶体管包括第二NMOS晶体管。

6.根据权利要求1所述的MTP存储器结构，所述第四晶体管包括第三NMOS晶体管。

7.根据权利要求2所述的MTP存储器结构，所述第五晶体管包括浮栅金属氧化物半导体场效应晶体管(MOSFET)。

8.根据权利要求1所述的MTP存储器结构，所述第四晶体管的栅极连接至控制信号。

9.根据权利要求3所述的MTP存储器结构，所述第五晶体管的栅极连接至字线。

10.根据权利要求1所述的MTP存储器结构，所述第四晶体管包括第三NMOS晶体管。

11.一种CMOS多次可编程MTP存储器结构，包括：

第二晶体管、第三晶体管和第四晶体管；

第一电路，配置成在所述第二晶体管的漏极处生成第一恒定电压；

第二电路，配置成在所述第四晶体管的栅极处生成第二恒定电压；以及

第三电路，配置成在所述第三晶体管的栅极处生成第三恒定电压；

第一电压源；

第五电路，所述第五电路配置成在由所述第一电压源提供的电压低于第一额定电压时，在所述第三电路上生成第四电压。

12.根据权利要求11所述的CMOS MTP存储器结构，由所述第一电压源所提供的电压等于1.5伏。

13.根据权利要求11所述的CMOS MTP存储器结构，所述第五电路配置成在由所述第一电压源提供的电压低于所述第一额定电压时，在所述第二电路上生成所述第四电压。

14.根据权利要求11所述的CMOS MTP存储器结构，包括浮栅晶体管，所述浮栅晶体管的源极连接至第二电压源。

15.一种操作多次可编程MTP存储器结构的方法，包括：

使用第四电路确定所述MTP存储器结构中的由第一电压源提供的第一电压是否低于第一额定电压；以及

当所述第一电压低于所述第一额定电压时，使用第五电路向所述MTP存储器结构的第三电路提供第二额定电压。

16.根据权利要求15所述的方法，包括：当所述第一电压低于所述第一额定电压时，使用所述第三电路向所述MTP存储器结构内的第一节点提供恒定电压，其中，所述第一节点为第三晶体管的栅极。

17.根据权利要求15所述的方法，包括：使用第二电路生成关于控制信号的恒定电压。