[发明专利]多次可编程存储器

说明书

提供了一种可使用1.5V至5.5V的电源电压的电源工作的多次可编程(MTP)结构。当电源电压高于第一电压时，第一电路配置成在第二晶体管的漏极处生成第二恒定电压，并且在第三电路中端子上生成第二恒定电压。在一些实施例中，第三电路提供第三晶体管的栅极上的第三恒定电压。当电源电压低于第一电压时，第五电路配置成在第三电路中端子上生成第四恒定电压。第四恒定电压基本上等于第二恒定电压。该方法还包括该结构的操作方法。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及多次可编程存储器及其操作方法。

背景技术

多次可编程(MTP)存储器技术允许用户不止一次写入非易失性存储器。一些MTP存储器结构使用浮栅晶体管作为存储元件。MTP存储单元配置成存储一位数据。对存储器单元进行读取操作以读取存储的数据位。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种多次可编程(MTP)存储器结构，包括：第二晶体管和第四晶体管，所述第二晶体管连接至位线，并且所述第四晶体管的漏极连接至所述位线；第一电路，配置成在所述第二晶体管的漏极处生成第一恒定电压；以及第二电路，配置成在所述第四晶体管的栅极处生成第二恒定电压。

该MTP存储器结构包括第一晶体管、第三晶体管和第五晶体管。

在该MTP存储器结构中，所述第一晶体管包括第一P型金属氧化物半导体(PMOS)晶体管。

在该MTP存储器结构中，所述第二晶体管包括第一N型金属氧化物半导体(NMOS)晶体管。

在该MTP存储器结构中，所述第三晶体管包括第二NMOS晶体管。

在该MTP存储器结构中，所述第四晶体管包括第三NMOS晶体管。

在该MTP存储器结构中，所述第五晶体管包括浮栅金属氧化物半导体场效应晶体管(MOSFET)。

在该MTP存储器结构中，所述第四晶体管的所述栅极连接至控制信号。

在该MTP存储器结构中，所述第五晶体管的栅极连接至字线。

在该MTP存储器结构中，所述第四晶体管包括第三NMOS晶体管。

根据本发明的另一方面，提供了一种CMOS多次可编程(MTP)存储器结构，包括：第二晶体管、第三晶体管和第四晶体管；第一电路，配置成在所述第二晶体管的漏极处生成第一恒定电压；第二电路，配置成在所述第四晶体管的栅极处生成第二恒定电压；以及第三电路，配置成在所述第三晶体管的栅极处生成第三恒定电压。

该CMOS MTP存储器结构包括第一电压源。

在该CMOS MTP存储器结构中，由所述第一电压源所提供的电压基本等于1.5伏。

该CMOS MTP存储器结构包括第五电路，所述第五电路配置成在由所述第一电压源提供的电压低于第一额定电压时，在所述第二电路上生成第四电压。

该CMOS MTP存储器结构包括浮栅晶体管，所述浮栅晶体管的源极连接至第二电压源。

根据本发明的又一方面，提供了一种操作多次可编程(MTP)存储器结构的方法，包括：使用第四电路确定所述MTP存储器结构中的第一电压是否低于第一额定电压；以及当所述第一电压低于所述第一额定电压时，使用第五电路向所述MTP存储器结构提供第二额定电压。

该方法包括：当所述第一电压低于所述第一额定电压时，使用第三电路向所述MTP存储器结构内的节点提供恒定电压。

该方法包括：使用第二电路生成关于控制信号的恒定电压。