[发明专利]FINFET掺杂方法及其结构

说明书

技术领域

本发明总体涉及半导体领域，更具体地，涉及FINFET器件及其制造方法。

背景技术

电子工业已经对能够同时支持更大量的越来越复杂和精细的功能的更小和更快的电子器件经历了不断增加的需求。因此，在半导体工业中存在制造低成本、高性能和低功率的集成电路(IC)的持续的趋势。通过按比例缩小半导体IC尺寸(例如，最小特征尺寸)并从而改进生产效率和降低相关成本，目前，这些目标大部分已经实现。然而，这种缩小也已经向半导体制造工艺引入了增加的复杂度。因此，半导体IC和器件中的持续进步的实现需要半导体制造工艺和技术中的类似的进步。

近来，已经努力引入多栅极器件以通过栅极沟道耦合、减小截断电流以及减小短沟道效应(SCE)来改进栅极控制。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET的名字来自于从衬底延伸的鳍状结构，鳍状结构形成在衬底上并且用于形成FET沟道。FinFET与传统的互补金属氧化物半导体(CMOS)工艺兼容，并且它们的三维结构允许它们强有力地缩小，同时保持栅极控制并减轻SCE。然而，通过FinFET器件的进行掺杂剂的离子注入(如目前的制造方法所进行的)直接促成FinFET沟道区中的缺陷的形成和杂质的引入。这样的沟道缺陷和杂质可以导致流过FinFET沟道的载流子的散射，从而降低沟道迁移率并且不利地影响器件性能。通过FinFET鳍注入掺杂剂也可以产生非均匀性掺杂分布，这可以引起FinFET器件参数的变化以及一些其他问题。因此，现有技术不是在所有方面都完全令人满意。

发明内容

根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：提供衬底，衬底具有从衬底处延伸的鳍；在鳍上形成原位掺杂层；以及在鳍上形成原位掺杂层之后，在原位掺杂层上形成未掺杂层。

优选地，在鳍上形成原位掺杂层还包括在鳍上外延生长原位掺杂的阱区。

优选地，在原位掺杂层上形成未掺杂层还包括在原位掺杂层上外延生长未掺杂的沟道区。

优选地，原位掺杂层的厚度介于约10nm和40nm之间。

优选地，未掺杂层的厚度介于约10nm和40nm之间。

优选地，未掺杂层的掺杂剂浓度小于约1×10¹⁷cm^-3。

优选地，该方法还包括：形成邻近于未掺杂的沟道区并且位于未掺杂沟道区的两侧上的源极区和漏极区。

优选地，该方法还包括：在鳍上形成原位掺杂层之前，在衬底上方沉积介电层；以及实施第一介电质图案化步骤以暴露从衬底延伸的第一鳍；其中，在鳍上形成原位掺杂层还包括：在暴露的第一鳍上形成原位掺杂层；以及在原位掺杂层上形成未掺杂层还包括：在暴露的第一鳍上形成的原位掺杂层上形成未掺杂层。

优选地，该方法还包括：实施第二介电质图案化步骤以暴露从衬底处延伸的第二鳍；其中，在鳍上形成原位掺杂层还包括：在暴露的第二鳍上形成原位掺杂层；以及在原位掺杂层上形成未掺杂层还包括：在暴露的第二鳍上形成的原位掺杂层上形成未掺杂层。

优选地，原位掺杂层包括N型阱区和P型阱区中的一个。

根据本发明的另一方面，提供了一种方法，包括：提供衬底，衬底包括从衬底处延伸的多个鳍；形成使多个鳍中的每个鳍彼此隔离的隔离区；在多个鳍的第一组鳍上形成原位掺杂的N阱区；以及在第一组鳍上形成原位掺杂的N阱区之后，在原位掺杂的N阱区上形成未掺杂沟道区。

优选地，该方法还包括：在多个鳍的第二组鳍上形成原位掺杂的P阱区；以及在第二组鳍上形成原位掺杂P阱区之后，在原位掺杂的P阱区上形成未掺杂沟道区。

优选地，原位掺杂的N阱区包括选自由砷、磷和锑组成的组中的至少一种掺杂剂。

优选地，原位掺杂的P阱区包括选自由硼、铝、镓和铟组成的组中的至少一种掺杂剂。

优选地，该方法还包括：在多个鳍的第一组鳍上形成原位掺杂的N阱区之前，在衬底上方沉积介电层；以及实施介电质图案化步骤以暴露多个鳍的第一组鳍。

优选地，该方法还包括：在多个鳍的第二组鳍上形成原位掺杂的P阱区之前，在衬底上方沉积介电层；以及实施介电质图案化步骤以暴露多个鳍的第二组鳍。

优选地，未掺杂沟道区的掺杂剂浓度小于约1×10¹⁷cm^-3。