[发明专利]半导体元件及其制造方法

说明书

本发明实施例提供一种半导体元件及其制造方法。上述半导体元件包括第一和第二井区，位于基板内，且具有彼此相反的第一导电类型和第二导电类型。栅极结构，覆盖部分第一和第二井区。第一阳极掺杂区和第二阳极掺杂区，位于第一井区中。第三阳极掺杂区位于第二阳极掺杂区的正下方，第一阳极掺杂区的顶部与第三阳极掺杂区的顶部分别与基板的顶面相距不同距离。第一和第三阳极掺杂区具有第二导电类型，第二阳极掺杂区具有第一导电类型。第三阳极掺杂区的掺质浓度低于第一阳极掺杂区的掺质浓度。

技术领域

本发明实施例是有关于一种半导体元件及其制造方法，特别是有关于一种绝缘栅极双极性晶体管及其制造方法。

背景技术

目前电源管理集成电路(power management integrated circuit，PMIC)最常应用绝缘栅极双极性晶体管(insulated gate bipolar transistor，IGBT)作为开关元件。IGBT结合了金属氧化物半导体场效晶体管(MOSFET)的驱动电流小及快速切换的特性与双极性晶体管(BJT)的耐高电流与导通电阻小的特性。半导体产业持续地发展兼具低关闭时间(turn-off time)及低导通电阻(on resistance，Ron)的IGBT。

发明内容

本发明实施例提供一种半导体元件及其制造方法，以降低绝缘栅极双极性晶体管的关闭时间与提高绝缘栅极双极性晶体管的导通电压。

本发明的一实施例提供一种半导体元件。上述半导体元件包括一基板；一第一井区，位于上述基板内，其中上述第一井区具有一第一导电类型；一第二井区，位于上述基板内，且相邻于上述第一井区，其中上述第二井区具有相反于上述第一导电类型的一第二导电类型；一栅极结构，位于上述基板上，且覆盖部分上述第一和第二井区；一第一阳极掺杂区，位于上述第一井区中，其中上述第一阳极掺杂区具有上述第二导电类型；一第二阳极掺杂区，位于上述第一井区中，且相邻于上述第一阳极掺杂区，其中上述第二阳极掺杂区具有上述第一导电类型；一第三阳极掺杂区，位于上述第二阳极掺杂区的正下方，其中上述第一阳极掺杂区的一顶部与上述第三阳极掺杂区的一顶部分别与上述基板的一顶面相距不同距离，其中上述第三阳极掺杂区具有上述第二导电类型，且上述第三阳极掺杂区的掺质浓度低于上述第一阳极掺杂区的掺质浓度。

本发明的另一实施例提供一种半导体元件的制造方法。上述半导体元件的制造方法包括提供一基板；于上述基板内形成一第一井区，其中上述第一井区具有一第一导电类型；于上述基板内形成一第二井区，其中上述第二井区相邻于上述第一井区，且具有相反于上述第一导电类型的一第二导电类型；于上述第一井区和上述第二井区中分别形成一第一缓冲掺杂区和一第二缓冲掺杂区，其中上述第一缓冲掺杂区和上述第二缓冲掺杂区具有上述第一导电类型；于上述基板上形成一栅极结构，上述栅极结构覆盖部分上述第一和第二井区；于上述第二缓冲掺杂区中形成一阴极掺杂区，其中上述阴极掺杂区具有上述第一导电类型；于上述第二井区和上述第一缓冲掺杂区中分别形成一第一掺杂区和一第一阳极掺杂区，其中上述第一掺杂区相邻于上述第二缓冲掺杂区，且上述第一掺杂区和上述第一阳极掺杂区具有上述第二导电类型；于上述第一缓冲掺杂区中形成一第二阳极掺杂区，其中上述第二阳极掺杂区相邻于上述第一阳极掺杂区，其中上述第二阳极掺杂区具有上述第一导电类型；于上述第一缓冲掺杂区中形成一第三阳极掺杂区，其中上述第三阳极掺杂区具有上述第二导电类型，且上述第三阳极掺杂区的掺质浓度低于上述第一阳极掺杂区的掺质浓度，其中上述第二阳极掺杂区以及上述第三阳极掺杂区通过一第一图案化掩膜层的一开口形成。