[发明专利]集成电路及形成集成电路的方法

说明书

本申请案涉及在双镶嵌过程中使用电介质槽来减小通孔电阻。集成电路(100)可包含使用通孔优先双镶嵌过程或沟槽优先双镶嵌过程形成的双镶嵌互连件(126)及(128)。所述通孔优先过程可为部分通孔优先过程或完全通孔优先过程。用于宽互连线(126)的沟槽掩模可具有邻近于所述宽互连线中的双镶嵌通孔(128)的电介质槽(118)，所述宽互连线为所述双镶嵌通孔的至少两倍宽。所述双镶嵌通孔(128)与所述电介质槽(118)横向分离开，间距不超过所述双镶嵌通孔的宽度的一半。

技术领域

本发明涉及集成电路的领域。更特定来说，本发明涉及集成电路中的金属互连件。

背景技术

集成电路含有使用双镶嵌过程形成的通孔。所述通孔中的一些通孔形成于显著宽于同一层级处的最小宽度互连线的互连线中。宽互连线中的双镶嵌通孔具有其中通孔的顶部显著宽于通孔的底部的扩口轮廓。扩口导致通孔的底部中的更多衬里金属，此不利地导致较高及/或不稳定通孔电阻。

发明内容

下文呈现简化发明内容以便提供对本发明的一或多个方面的基本理解。本发明内容并非本发明的扩展概述，且既不打算识别本发明的关键或紧要元件，也不打算记述其范围。而是，本发明内容的主要目的为以简化形式呈现本发明的一些概念作为稍后所呈现的更详细说明的前言。

一种集成电路及制造所述集成电路的方法可包含双镶嵌互连件。用于互连线的沟槽掩模可具有邻近于所述互连线中的双镶嵌通孔的电介质槽，所述互连线为所述双镶嵌通孔的至少两倍宽。所述双镶嵌通孔与所述电介质槽横向分离开，间距不超过所述双镶嵌通孔的宽度的一半。

附图说明

图1A到图1J是借助通孔优先双镶嵌过程形成的含有邻近于双镶嵌通孔的电介质槽的实例性集成电路的横截面，其是以连续制作阶段描绘的。

图2A到图2G是借助沟槽优先双镶嵌过程形成的含有邻近于双镶嵌通孔的电介质槽的实例性集成电路的横截面，其是以连续制作阶段描绘的。

图3A及图3B是含有邻近于一双镶嵌通孔的一电介质槽的实例性集成电路的横截面。

图4A及图4B是含有邻近于两个双镶嵌通孔的一电介质槽的实例性集成电路的横截面。

图5A及图5B是含有邻近于四个双镶嵌通孔的两个电介质槽的实例性集成电路的横截面。

图6A及图6B是含有邻近于四个双镶嵌通孔的一电介质槽的实例性集成电路的横截面。

具体实施方式

参考附图描述本发明。所述图未按比例绘制且其仅经提供以图解说明本发明。下文参考用于图解说明的实例性应用来描述本发明的数个方面。应理解，众多特定细节、关系及方法经陈述以提供对本发明的理解。然而，相关领域的技术人员将容易地认识到，可在不使用所述特定细节中的一或多者或者使用其它方法的情况下实践本发明。在其它实例中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明不受动作或事件的所图解说明排序限制，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，未必需要所有所图解说明动作或事件来实施根据本发明的方法。

一种集成电路可包含使用通孔优先双镶嵌过程或沟槽优先双镶嵌过程形成的双镶嵌互连件。所述通孔优先过程可为部分通孔优先过程或完全通孔优先过程。用于宽互连线的沟槽掩模可具有邻近于所述宽互连线中的双镶嵌通孔的电介质槽，所述宽互连线为所述双镶嵌通孔的至少两倍宽。所述双镶嵌通孔与所述电介质槽横向分离开，间距不超过所述双镶嵌通孔的宽度的一半。所述宽互连线可包含邻近于所述双镶嵌通孔的一个以上电介质槽。所述宽互连线可包含邻近于所述电介质槽的一个以上双镶嵌通孔。