[发明专利]扇出晶圆封装结构

说明书

技术领域

本发明涉及半导体封装领域，具体涉及一种扇出晶圆封装结构。

背景技术

随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。

在公告号为CN1747156C的中国专利中就公开了一种封装基板。所述封装基板包括：基板，所述基板包括一表面；位于所述基板表面上的接球垫；形成于所述基板表面上的防焊层，所述防焊层包括至少一开口，所述开口露出所述接球垫；所述封装基板还包括一图案化金属补强层，所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。

但是，这种封装基板功能结构比较单一，并不能适应半导体产品轻薄短小的趋势以及产品系统功能需求的不断提高。在现有技术中需要对晶圆进行再造工艺才能提升半导体产品性能，但是这种方式需要昂贵的设备支撑，同时还会增加工艺的复杂程度。因此，如何采用较为简便的方式以提高系统级封装的集成性成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种扇出晶圆封装结构，以较为简便的提升形成的扇出晶圆封装结构的电气性能。

为解决上述问题，本发明提供一种扇出晶圆封装结构，包括：

衬底，所述衬底中包括第一芯片；

依次形成于所述衬底上的一层或多层封装层，所述封装层包括：

与所述第一芯片电连接的导电互连结构；设置于所述第一芯片未形成所述导电互连结构部分的第二芯片，所述第二芯片具有金属垫；填充于所述导电互连结构和第二芯片之间的介质层，所述介质层露出所述导电互连结构以及第二芯片的金属垫；

形成在所述封装层上的绝缘层，所述绝缘层包括与所述导电互连结构或者第二芯片的金属垫电连接的引线结构。

可选的，所述第一芯片表面还形成金属垫，所述金属垫上形成有钝化层，所述金属垫从所述钝化层中露出。

可选的，所述第二芯片的高度小于所述第二芯片所在的导电互连结构的高度。

可选的，所述第二芯片粘贴在所述第一芯片上。

可选的，所述第一芯片未形成所述导电互连结构的部分形成有绝缘粘附层；

所述第二芯片通过所述绝缘粘附层粘贴于所述第一芯片上。

可选的，所述导电互连结构的材料为铜。

可选的，所述导电互连结构为铜柱结构端子。

可选的，所述引线结构包括：

形成于所述封装层上的导电布线结构，所述导电布线结构与导电互连结构或者第二芯片电连接，并位于所述绝缘层中；

形成于露出的导电布线结构表面的定位金属层，所述定位金属层位于所述绝缘层中，并从所述绝缘层中露出，所述定位金属层的表面与所述绝缘层表面相齐平；

形成于所述定位金属层表面的凸点结构，所述凸点结构凸出于所述绝缘层。

可选的，所述凸点结构的结构为球形或者柱形结构。

可选的，所述凸点结构的材料为铜。

与现有技术相比，本发明的技术方案具有以下优点：

通过本发明可以将一个或多个第二芯片与一个第一芯片组合封装在一起，第二芯片可以作为辅助芯片配合第一芯片工作，使整个扇出晶圆封装结构的电气性能得到提升，相对于现有的再造晶圆工艺来说只需要在主芯片上形成辅助芯片，相对省去了再造晶圆的工艺步骤，降低了生产成本以及工艺的复杂性。

附图说明

图1是本发明扇出晶圆封装结构一实施例中的结构示意图；

图2至图10是本发明扇出晶圆封装方法一实施例各个步骤的结构示意图。

具体实施方式

现有技术为了适应半导体器件体积减小、电器性能提升的要求，采用晶圆再造工艺来扩大封装体积面积，利用更小的芯片来获得更好的封装芯片电气性能。但是这种方法需要昂贵的设备，工艺也较为复杂，不仅增加了生产成本，复杂的工艺也不利于提升芯片的性能。

为此，本发明还提供一种扇出晶圆封装结构，参考图1，在本实施例中，所述扇出晶圆封装结构包括以下结构：

衬底。在本实施例中，所述衬底包括一个或者多个第一芯片100`的来料圆片硅。所述第一芯片100`可以作为形成的扇出晶圆封装结构的主芯片。具体来说，所述第一芯片100`可以是按照现有工艺形成的具有半导体器件的来料圆片硅。