[发明专利]一种侧墙的形成方法

说明书

本申请提供了一种侧墙的形成方法。该形成方法包括：在半导体衬底上设置相互独立的高压器件栅、选择栅和浮栅；在半导体衬底上、高压器件栅、选择栅和浮栅上设置ONO层；在ONO层上设置多晶硅；对多晶硅进行刻蚀，在浮栅上形成控制栅；在ONO层和控制栅上设置侧墙材料；对侧墙材料进行刻蚀并以ONO层的氮化硅层为刻蚀终点，得到侧墙；以及去除裸露的氮化硅层。以ONO层的氮化硅层为侧墙材料的刻蚀终点，有效地控制其刻蚀终点；刻蚀过程中，ONO层对半导体衬底表面进行保护，避免了其受到损伤；同时，在刻蚀形成控制栅时，ONO层和侧墙包裹残留的多晶硅，不会造成多晶硅剥落而溅落到其他结构中导致器件结构性能劣化的后果。

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种侧墙的形成方法。

背景技术

在半导体存储装置中，电可擦可编程只读存储器(EERPOM)是一种易失性存储器。该存储器的优点是可针对整个存储器区块进行擦除，且擦除速度快，约需一至两秒，因此，近年来电可擦可编程只读存储器已运用于各种电子产品中，例如数码相机、数码摄像机、移动电话或笔记本电脑等。

在嵌入式电可擦可编程只读存储器中，需要将高压晶体管、EERPOM的存储晶体管集成在一起，在尽可能保持器件性能符合要求的前提下，降低器件的漏电电流能够降低存储器的待机电流(I stand-by)，而增加侧墙(spacer)的厚度甑能有效降低短沟道器件的源漏串通，从而有效降低器件的漏电电流，因此，高压晶体管中的侧墙厚度成为控制待机电流的关键因素。目前高压晶体管的侧墙的制作一般采用下述工艺：

如图1所示，在半导体衬底100上形成高压器件栅201、选择栅202和浮栅203，高压器件栅201用于高压晶体管、选择栅202和浮栅203用于EERPOM的存储晶体管；

在图1所示的高压器件栅201、选择栅202、浮栅203和裸露的半导体衬底100上设置图2所示的ONO层300(第一氧化硅层301-氮化硅层302-第二氧化硅层303)；

在图2所示的ONO层300上设置图3所示的多晶硅400；

对图3所示的多晶硅400进行刻蚀，保留在浮栅203上形成的多晶硅400，得到图4所示的控制栅500；

去除图4所示的裸露的ONO层300，形成图5所示的剖面结构；

对所述图5所示的半导体衬底100进行LDD(轻掺杂漏注入)处理；

在图5所示的半导体衬底100、浮栅和控制栅500上设置图6所示的侧墙材料600；

对图6所示的侧墙材料600进行刻蚀，形成图7所示的侧墙700。

在上述工艺中，对多晶硅400进行刻蚀形成控制栅500时，在高压器件栅201和选择栅202的侧面不可避免地残留部分多晶硅400，该多晶硅400在后续刻蚀ONO层300的过程中由于失去附着而剥落溅落到器件的其他结构中且难于清除，从而会对其他结构的性能造成影响；而且，在后续对侧墙材料600进行刻蚀时，目前都是通过控制刻蚀时间和刻蚀速率来控制侧墙的厚度，导致侧墙厚度不均匀，进而导致存储器的待机电流不稳定；同时，在对侧墙材料600进行刻蚀时，会对衬底造成损伤，因此导致存储器性能不稳定。

发明内容

本申请旨在提供一种侧墙的形成方法，以解决现有技术中刻蚀方法导致侧墙厚度不均匀的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种侧墙的形成方法，该形成方法包括：在半导体衬底上设置相互独立的高压器件栅、选择栅和浮栅；在半导体衬底上、高压器件栅、选择栅和浮栅上设置ONO层；在ONO层上设置多晶硅；对多晶硅进行刻蚀，在浮栅上形成控制栅；在ONO层和控制栅上设置侧墙材料；对侧墙材料进行刻蚀并以ONO层的氮化硅层为刻蚀终点，得到侧墙；以及去除裸露的氮化硅层。

进一步地，上述侧墙材料为氧化硅。