[发明专利]栅极的制作方法及半导体器件

说明书

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种栅极的制作方法及半导体器件。

背景技术

在栅极的制作过程中，通常需要对栅极材料进行掺杂，以形成具有较低电阻率的栅极。例如，采用多晶硅作为栅极材料时，微量的掺杂杂质即可显著降低其导电性，使得掺杂多晶硅常常被用作半导体器件(例如场效应管或CMOS晶体管)中的栅极。特别是对于闪存器件，通常采用掺杂多晶硅作为浮栅。

目前，现有栅极的制作过程通常包括以下步骤：首先，形成覆盖半导体基体的栅极材料层；然后，刻蚀栅极材料层至露出半导体基体，并将剩余栅极材料层作为预栅极；最后，通过离子注入工艺对预栅极进行掺杂，以形成栅极。其中，离子注入的工艺过程包括：通过电场对电离的掺杂离子进行加速，然后将加速后的掺杂离子以沿一定的倾斜角轰击预栅极表面，并进入预栅极内部以形成具有掺杂离子的栅极。

上述离子注入的工艺过程中，注入倾斜角的存在使得所形成栅极中掺杂离子的注入量不均匀，且很难通过调整离子注入的工艺参数(注入能量及注入倾斜角)以精确控制栅极中掺杂离子的掺杂浓度。当注入能量过大或注入倾斜角过小(例如注入能量为10Kev，注入倾斜角为30°)时，离子注入工艺会导致导电沟道受到影响。当注入能量过小或注入倾斜角过大(例如注入能量为3Kev，注入倾斜角为45°)时，所形成栅极中掺杂离子的注入量不充分且不够均匀。为了解决上述问题，本领域技术人员尝试通过原位工艺形成含掺杂离子的栅极材料层，再刻蚀含掺杂离子的栅极材料层以形成含掺杂离子的栅极。然而，该方法会导致刻蚀栅极材料层后所形成栅极的表面粗糙不平，进而降低所形成栅极的性能。

发明内容

本申请旨在提供一种栅极的制作方法及半导体器件，以提高控制栅极中掺杂离子的掺杂浓度的精确性。

为了实现上述目的，本申请提供了一种栅极的制作方法，该制作方法包括以下步骤：在半导体基体上形成预栅极；对所述预栅极进行扩散掺杂处理，以形成所述栅极。

进一步地，在所述扩散掺杂处理的步骤中，形成掺杂浓度为1E14～1E17atoms/cm³的所述栅极。

进一步地，所述扩散掺杂处理的步骤中，扩散温度为900～1300℃，扩散时间为5～30min。

进一步地，所述预栅极的材料为多晶硅；所述扩散掺杂处理的步骤中，对所述预栅极进行P型扩散掺杂处理或N型扩散掺杂处理。

进一步地，对所述预栅极进行所述P型扩散掺杂处理时，掺杂元素为硼；对所述预栅极进行所述N型扩散掺杂处理时，掺杂元素为磷或锑。

进一步地，当掺杂元素为硼时，以氧化硼、三甲基硼、氮化硼或二硼烷为扩散源；当掺杂元素为磷时，以单磷酸铵或磷烷为扩散源；当掺杂元素为锑时，以五氯化锑为扩散源。

进一步地，形成所述预栅极的步骤包括：形成覆盖所述半导体基体的栅极材料层；刻蚀所述栅极材料层至露出所述半导体基体，并将剩余所述栅极材料层作为所述预栅极。

进一步地，所述半导体基体包括硅片以及形成于所述硅片上的栅氧化物层；所述栅极形成于所述栅氧化物层上。

同时，本申请还提供了一种半导体器件，包括半导体基体以及设置于所述半导体基体上的栅极，其中，该栅极由本申请提供的上述栅极的制作方法制作而成。

进一步地，所述半导体器件为闪存，所述栅极为浮栅。

本申请通过在半导体基体上形成预栅极，以及对预栅极进行扩散掺杂处理以形成栅极。由于扩散掺杂处理的工艺过程易于控制，使得很容易通过控制扩散掺杂处理的工艺参数调整栅极中掺杂离子的掺杂浓度，从而提高了所形成栅极中掺杂离子的掺杂浓度的精确性，进而提高了栅极的性能。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请实施方式所提供的栅极的制作方法的流程示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。