[发明专利]一种半导体器件及其制造方法、电子装置

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体器件特征尺寸的不断缩减，接触孔的深宽比不断增大，当接触孔的深宽比接近半导体制造工艺的边际时，通过沉积填充于接触孔的钨的下部将会突入形成于半导体衬底的源/漏区顶部的自对准硅化物中。如图1所示，在半导体衬底100上形成有栅极结构，作为示例，栅极结构包括自下而上层叠的栅极介电层101、栅极材料层102和栅极硬掩蔽层103；栅极结构的两侧形成有侧壁结构104；侧壁结构104外侧的半导体衬底100中形成有源/漏区，为了简化，图例中未予示出；在源/漏区的顶部形成有自对准硅化物105；在半导体衬底100形成有自下而上层叠的接触孔蚀刻停止层106和层间绝缘层107；接触孔形成于自下而上层叠的接触孔蚀刻停止层106和层间绝缘层107中，在接触孔的侧壁和底部形成有阻挡层108，接触塞109(构成材料通常为钨)填充接触孔，接触塞109的下部穿透阻挡层108突入自对准硅化物105中。

出现上述现象的原因是，沉积构成接触塞109的材料钨时，源气体中的WF₆会攻击位于接触孔底部的阻挡层108(构成材料通常为氮化钛)，造成位于接触孔底部的阻挡层108的部分确实，WF₆会进而攻击露出的自对准硅化物105。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构，在所述侧壁结构外侧的半导体衬底中形成有源/漏区，在所述源/漏区的顶部形成有自对准硅化物；在所述半导体衬底上依次形成接触孔蚀刻停止层和层间绝缘层，覆盖所述栅极结构、所述侧壁结构和所述自对准硅化物；依次蚀刻所述层间绝缘层和所述接触孔蚀刻停止层，以形成接触孔；在所述接触孔的侧壁和底部形成阻止后续形成的接触塞向下穿透的阻挡层；在所述接触孔中形成所述接触塞。

在一个示例中，所述阻挡层的形成步骤包括：实施第一次沉积，使形成的所述阻挡层的厚度为预定厚度的一半；对形成的所述阻挡层实施第一次等离子体处理，所述等离子体包含N₂和H₂；实施第二次沉积，使形成的所述阻挡层的厚度达到所述预定厚度；对形成的所述阻挡层实施第二次等离子体处理，所述等离子体包含N₂和H₂。

在一个示例中，所述预定厚度由所述接触孔的特征尺寸而定。

在一个示例中，形成所述阻挡层之前，还包括给所述半导体衬底加热升温的步骤。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，形成的所述阻挡层可以有效阻止所述接触塞的穿透，保护所述阻挡层下方的自对准硅化物不受破坏。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为根据现有技术形成的接触塞的下部突入自对准硅化物的示意性剖面图；

图2A-图2C为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例一]