[发明专利]一种半导体封装结构

说明书

本发明提供一种半导体封装结构，包含基底；第一裸芯片，安装在基底，包含布置于第一排的具有第一焊盘面积的多个第一焊盘；以及布置于第二排的具有第二焊盘面积的多个第二焊盘；以及第二裸芯片，安装于基底，包含具有第一焊盘面积的多个第三焊盘，以及具有第二焊盘面积的多个第四焊盘，交替布置于第三排；第一接合导线，具有两个端，分别耦合到第一焊盘的一个和第四焊盘的一个；以及第二接合导线，具有两个端，分别耦合到第三焊盘的一个和第二焊盘的一个。通过上述技术方案，可以减少焊盘间距和焊盘占据面积从而有效地减少芯片大小。

【技术领域】

本发明涉及半导体封装结构，且特别地涉及用于多裸芯片半导体封装结构的紧凑的裸芯片到裸芯片的引线接合焊盘布置设计。

【背景技术】

多裸芯片(multi-die)半导体封装由于对于多个功能的需求而变得越来越流行。为了降低产品成本，紧凑的封装大小和小的裸芯片大小是必要的。裸芯片到裸芯片引线接合技术(die-to-die wire bonding technology)在封装承包商是可用的。而且，应用裸芯片到裸芯片引线接合技术以减少封装大小和封装成本。为了减少成本，铜(Cu)导线在裸芯片到裸芯片引线接合技术中的使用很流行。然而，现有的裸芯片到裸芯片引线接合设计要求特定的裸芯片焊盘或封装面积用于引线接合要求。

因此，希望提供一种用于半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计。

【发明内容】

有鉴于此，本发明特提供以下技术方案：

本发明提供一种半导体封装结构，包含基底；第一裸芯片，安装在基底，包含布置于第一排的具有第一焊盘面积的多个第一焊盘；以及布置于第二排的具有第二焊盘面积的多个第二焊盘；以及第二裸芯片，安装于基底，包含具有第一焊盘面积的多个第三焊盘，以及具有第二焊盘面积的多个第四焊盘，交替布置于第三排；第一接合导线，具有两个端，分别耦合到第一焊盘的一个和第四焊盘的一个；以及第二接合导线，具有两个端，分别耦合到第三焊盘的一个和第二焊盘的一个。

本发明还提供一种半导体封装结构，包含基底；安装于基底的第一裸芯片和第二裸芯片，每个第一和第二裸芯片包含：布置于第一排和第二排的焊盘，其中布置于第一排的焊盘的面积小于布置于第二排的焊盘的面积；第一接合导线，具有两个端，分别耦合到第一裸芯片的第一排的焊盘的一个和第二裸芯片的第二排的焊盘的一个；以及第二接合导线，具有两个端，分别耦合到布置于第一裸芯片的第二排的焊盘的一个和布置于第二裸芯片的第一排的焊盘的一个。

本发明还提供一种半导体封装结构，包含基底；第一裸芯片和第二裸芯片，安装在基底，每个第一和第二裸芯片包含：布置于第一排的具有第一焊盘面积的多个第一焊盘和具有第二焊盘面积的多个第二焊盘；导电指，位于基底，在第一和第二裸芯片之间；第一接合导线，具有两个端，分别耦合到第一裸芯片的第一焊盘的一个以及第二裸芯片的第二焊盘的一个；以及第二接合导线，分割成两个片段，其中两个片段，分别耦合到第一裸芯片的另一第一焊盘以及第二裸芯片的第一焊盘的一个，以及其中导电指耦合到两个片段。

通过上述技术方案，可以减少焊盘间距和焊盘占据面积从而有效地减少芯片大小。

【附图说明】

通过参考附图阅读后续详细描述和示例可以充分地理解本发明，其中：

图1A是显示半导体封装结构的一个示范性实施例的上视图，明确地显示用于半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的一个示范性实施例。

图1B是如图1A所示的半导体封装结构的一个示范性实施例的侧视图。

图2A是显示半导体封装结构的另一示范性实施例的上视图，明确地显示半导体封装结构的紧凑的裸芯片到裸芯片引线接合焊盘布置设计的另一示范性实施例。

图2B是如图2A所示的半导体封装结构的另一示范性实施例的侧视图。