[发明专利]能够抵抗单粒子效应和双节点翻转的时域加固触发器

说明书

技术领域

本发明涉及抗辐射集成电路设计领域，尤其设计使用保护门和延时单元的组合对时序电路进行加固，具有抗单粒子效应(Single-event Upset,SEU)和双节点翻转(Double-node Upsets,DNU)的能力，还可以抵抗输入端口和时钟线的瞬时错误脉冲(Single Event Transient,SET)。

技术背景

应用于太空领域中的集成电路会遭受粒子轰击引起软错误，常见的太空中的辐射机理有α粒子、高能中子、高能宇宙射线、低能宇宙中子的轰击，这些粒子打向硅表面引起晶体管内部产生多余电荷而错误的开启或关断。单粒子效应是集成电路在空间环境中面临的主要辐射效应。它会在芯片中产生电离电荷，引起模拟/数字电路功能紊乱。

时钟沿触发的D触发器是构成时序逻辑电路记忆功能的常用单元，采用内部反馈机制来实现逻辑值的存储，对于触发器的加固尤为重要。常用的设计加固方法(Radiation Hardened-by Design,RHBD)有模组冗余和使用保护门。模组冗余会大大增加电路面积和功耗，保护门电路则不会。常用的主从边沿触发器的主从结构保持一致，但是在设计加固的触发器结构中其主从结构经常不一致。

发明内容

为克服现有技术的不足，本发明旨在提供可以应用于辐射环境下的触发器，为此，本发明采取的技术方案是，能够抵抗单粒子效应和双节点翻转的时域加固触发器，包括5个传输门TG1’～TG5’、5个反相器INV1’～INV5’、3个二输入保护门DIG1’～DIG3’和一个延迟单元结构τ，输入D’分别经由TG1’和INV1’后的节点为A’，A’节点后分为两个支路，各自接反相器INV2’和INV3’，其中接INV3’的支路还需要加延迟单元τ，这两个支路各自经由传输门TG2’和TG3’后的节点是B1’和B2’；B1’、B2’均作为DIG1’和DIG2’的输入信号，DIG1’的输出节点是C1’，DIG2’的输出节点是C2’，C1’经由INV4’和TG4’连至B1’节点，C2’经由INV5’和TG5’后连接至B2’节点，C1’、C2’作为DIG3’的两个输入，DIG3’的输出Q’即为触发器的输出端。

二输入保护门和延时单元τ的组合结构具体为，二输入保护门DIG两个输入之间设置有一个延时单元结构。

其中的延时单元结构为两个反相器中间连一个PMOS和一个NMOS，晶体管P1、N1和P3、N3分别构成两组反相器，其中P1、P3的源级接VDD，N1、N3的源级接GND，P1、N1的漏端相连记做节点A，A再连接P2、N2、P3、N3的栅端，P2的源漏级均接VDD，N2的源漏级均接GND，P1、N1的栅端相连作为延迟单元的输入端In，P3、N3的漏端相连作为延迟单元的输出端Out；晶体管P2、N2需要大的面积，作为大电容充放电来延迟时间，通过调整P2、N2的宽*长调节延迟时间τ的大小。

能够抵抗单粒子效应和双节点翻转的时域加固触发器，包括：7个传输门TG1～7、7个反相器INV1～7、3个二输入保护门DIG1～3、一个三输入保护门TIG、和两个延迟单元，输入D经由TG1和INV1后的节点为A，A节点后分为三个支路，各自接0、τ、2τ的延迟单元后再分别接反相器INV2、INV3和INV4，INV2经过传输门TG2后的节点是B1，INV3经过传输门TG3后的节点是B2，INV4经过传输门TG4后的节点是B3；B1、B2作为DIG1的两个输入信号，DIG1的输出节点是C1，C1经由INV5和TG5反馈连至B1节点；B2、B3作为DIG2的两个输入信号，DIG2的输出节点是C2，C2经由INV6和TG6反馈连至B2节点；B1、B3作为DIG3的两个输入信号，DIG3的输出节点是C3，C3经由INV7和TG7反馈连至B3节点；C1、C2、C3作为TIG的三个输入，TIG的输出Q即为触发器的输出端。

三输入保护门TIG晶体管级结构为：使用三个PMOS管PM1、PM2、PM3串联，三个NMOS管NM1、NM2、NM3串联；PM1的源级接VDD，PM3的漏极接NM3的漏极，NM1的源级接GND，PM1和NM1的栅极作为一个输入A，PM2和NM2的栅极作为另一个输入B，PM3和NM3的栅极作为另一个输入C，PM3和NM3的漏极作为输出O，TIG在三个输入不相同的时输出为高阻态。在三个输入信号相同时，该单元的功能与反相器的功能一致。

与已有技术相比，本发明的技术特点与效果：